The fabrication process and experimental characterization techniques relevant to single-electron pumps based on silicon metal-oxide-semiconductor quantum dots are discussed.
As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by quantum mechanical effects such as tunneling through single dopants, scattering via interface defects, and discrete trap charge states. However, progress in silicon technology has shown that these phenomena can be harnessed and exploited for a new class of quantum-based electronics. Among others, multi-layer-gated silicon metal-oxide-semiconductor (MOS) technology can be used to control single charge or spin confined in electrostatically-defined quantum dots (QD). These QD-based devices are an excellent platform for quantum computing applications and, recently, it has been demonstrated that they can also be used as single-electron pumps, which are accurate sources of quantized current for metrological purposes. Here, we discuss in detail the fabrication protocol for silicon MOS QDs which is relevant to both quantum computing and quantum metrology applications. Moreover, we describe characterization methods to test the integrity of the devices after fabrication. Finally, we give a brief description of the measurement set-up used for charge pumping experiments and show representative results of electric current quantization.
Silicon is the material of choice for most of the modern microelectronics. Its properties, combined with advanced lithographic techniques, have allowed the semiconductor industry to achieve very large-scale integration and deliver billions of transistors per chip. The metal-oxide-semiconductor (MOS) technology1 has been the key of this relentless technological progress2. In brief, it is based on a selectively doped Si substrate which is thermally oxidized to grow a high quality SiO2 gate oxide on which a metal gate electrode is deposited. Recently, it has been shown that the use of a stack of gate oxides could be beneficial3 . While present industry standards have reached minimum feature sizes for gate lengths below 20 nm, it is becoming increasingly evident that, at this level of miniaturization, detrimental quantum mechanical phenomena come into play that may complicate further downscaling4.
Remarkably, silicon is also an excellent host material to exploit the quantum properties of the electron charge and spin5. This has broadened its range of applicability to entirely new fields such as quantum computing6 and quantum electrical metrology7. Among other approaches5, the use of a multi-gate MOS technology8,9 has led to electrostatically-defined quantum dots (QD) whose occupancy can be controlled down to single-electron level10. Unlike the conventional MOS process where just one gate per transistor is needed1, these QDs are defined via a three-layer stack of Al/AlyOx gates which are used to selectively accumulate electrons at the Si/SiO2 interface, as well as provide lateral and vertical confinement11.
Although these devices had been originally developed for quantum computing applications, they have also recently shown promising performances as metrological tools12,13. In the field of quantum electrical metrology, a long-standing goal is the redefinition of the unit ampere in terms of the elementary charge (e) 14. In particular, the emphasis is on the realization of nano-scale charge pumps to clock the transfer of individual electrons timely and accurately. These devices generate macroscopic quantized electric currents, I=nef, where f is the frequency of an external driving oscillator and n is an integer. To date, the best performance has been achieved with a GaAs-based pump by yielding a current in excess of 150 pA with a relative uncertainty of 1.2 parts per million15. Recently, silicon MOS QDs have also stood out for the implementation of highly accurate single-electron pumps thanks to the capability of finely tuning the charge confinement13.
Here, we discuss the protocol used for the fabrication of silicon MOS QDs. Furthermore, the cryogenic set-up used to test the integrity of the devices after fabrication and the one to perform charge pumping experiments are described. Finally, representative measurements of quantized electric current are reported.
Bu yazıda bildirilen protokol işlevsel bütünlüğünü sınamak ve tek elektron pompaları olarak çalıştırmak için silikon MOS QDS yanı sıra deneysel prosedürleri imal teknikleri anlatılmaktadır. Dikkate değer olarak, kapak tasarımı uyarlayarak, aynı üretim süreci 12,13 pompalama kuantum biti okuma ve kontrol 17 için uygun cihazlar, daha iyi bir yük üretmek için de kullanılabilir. Biz bu makalede alıntı proses parametrelerinin birçok kullanılan fabrikasyon araçları bağlı olarak değişebilir unutmayın (kalibrasyon, marka veya model) yanı sıra, silikon substrat (kalınlık ve arka plan doping yoğunluğu) türüne. Böyle litografi poz doz veya geliştirme süresi, aşındırma ya da oksidasyon süresi gibi miktarları, dikkatle kalibre ve güvenilir bir verim sağlamak için test edilmelidir. Ayrıca, farklı süreçler için aynı fabrikasyon araçları kullanımından kaynaklanan çapraz bulaşmayı önlemek için çok önemlidir. Cr Bu amaçla, bir takımitical adımlar metal buharlaştırıcılar, oksijen fırınları ve HF banyoları olarak sadece silikon işleme adanmış ekipman ile yürütülmektedir.
Daha genel olarak, silikon şarj pompaları 18-20 gerçekleştirmek için seçim malzemesi olarak giderek artan bir ilgi çekiyor. Bu bir endüstri uyumlu silikon süreci kullanarak yeni bir kuantum tabanlı elektrik akımı standardın uygulanması çekici bir bakış açısı nedeni kısmen. Bu ölçeklenebilirlik, paralelleştirme ve sürüş yükü için köklü ve güvenilir entegrasyon teknikleri yararlanacak. Önemli bir şekilde, kapak malzemesi olarak, geleneksel metal içermeyen tam tamamlayıcı MOS (CMOS) teknolojisi, tek elektron cihazları 21 büyük ölçüde azaltılmış arka yük dalgalanmaları göstermiştir. Bu tür dalgalanmalar metroloji doğrulukları ulaşmada zararlı olabilir.
Burada tartışılan protokol metal kapıları ile MOS nano cihazların gerçekleştirilmesi ile sınırlıdır. Bu nedenle, achie içinTam endüstriyel uyumluluk ettik ve şarj dalgalanmaları azaltmak, bu kapı biriktirme teknikleri değiştirebilir ve kapı malzemesi olarak yüksek katkılı polikristal silikon kullanmak için gerekli olacaktır.
Sonuç olarak, burada tartışılan MOS QD pompaları son zamanlarda doğru şimdiki nesil 13 açısından çok iyi bir performans ile silikon teknolojik avantaj birleştirdik. Bu bir kompakt ve çok yönlü sisteme giden birden kapı katmanları yığını için izin tasarım ve üretim sürecinin yüksek esneklik kaynaklanmaktadır. Arka plan şarj dalgalanmalarını azaltmak için potansiyeli ile birlikte noktanın elektrostatik hapsi çıkan ince ayarlanabilirliği diğer yarı iletken gözlenen başlıca zorluklar 22,23 pompaları aşmak için hazırlıyor.
The authors have nothing to disclose.
Biz yararlı tartışmalar için KY Tan, P. See ve GC Tettamanzi teşekkür ederiz. Biz cihaz imalatı için Avustralya Ulusal Fabrikasyon Tesisi mali Avustralya Araştırma Konseyi (Hibe No DP120104710), Finlandiya Akademisi (Hibe No: 251748, 135794, 272806) destek ve destek için minnettarım. AR University of New South Wales Erken Kariyer Araştırmacı Grant düzeni mali destek kabul eder. MICRONOVA nanofabrikasyon Merkezi'nde Aalto Üniversitesi tarafından tesisleri ve teknik destek sağlanması da kabul edilmektedir.
Silicon wafers | TOPSIL | 4 inch | |
Electron-beam lithography machine | Raith gmbh | Raith 150two | |
E-beam resist | MicroChem gmbh | PMMA | |
Photoresist | MicroChem gmbh | nLOF2020 | |
Mask aligner | Quintel | Q6000 | |
Photoresist developer | MicroChem gmbh | AZ826MIF |