Summary

Une méthode fiable et Standard pour fabriquer deux dimensions nanoélectronique

Published: August 28, 2018
doi:

Summary

L’article vise à introduire une procédure de fabrication standard et fiable pour le développement de la nanoélectronique dimensionnelle faible future.

Abstract

Des matériaux bidimensionnels (2D) ont attiré l’attention énorme en raison de leurs propriétés uniques et les applications potentielles. Wafer scale synthèse de matériaux 2D étant encore au stade naissant, scientifiques ne peuvent pas entièrement utilisent des techniques de semiconducteurs traditionnels de recherche connexe. Délicats processus de localiser les matériaux à la définition de l’électrode doivent être bien contrôlée. Dans cet article, un protocole de fabrication universal requis en fabrication nanométriques électronique, tels que 2D quasi-hétérojonction bipolaire transistors (Q-HBT) et des transistors de découpage en arrière 2D sont démontrés. Ce protocole comprend la détermination de la position matérielle, lithographie par faisceau d’électrons (EBL), définition de l’électrode métallique, et al. Un récit étape par étape les procédures de fabrication de ces appareils sont également présentées. En outre, les résultats montrent que chaque appareil fabriqué a atteint haute performance avec une répétabilité élevée. Ce travail révèle une description complète des flux de processus de préparation 2D nano-électronique, permet d’accéder à ces informations et ouvrir la voie à la future électronique, les groupes de recherche.

Introduction

Depuis le cours des décennies, l’humanité connaît rapid descendantes de la taille des transistors et, par conséquent, une augmentation exponentielle du nombre de transistors dans des circuits intégrés (ICs). Cela maintient le progrès continu de la base de silicium complémentaire (CMOS) metal-oxide semiconductor technologie1. En outre, cette tendance actuelle de la taille et les performances des dispositifs préfabriqués sont toujours sur la bonne voie avec la Loi de Moore, qui stipule que le nombre de transistors sur les puces électroniques, ainsi que leur performance, double environ tous les deux ans2. Transistors CMOS sont présents dans la plupart, sinon la totalité, des appareils électroniques disponibles sur le marché et donc ce qui en fait partie intégrante de la vie humaine. Pour cette raison, il y a des demandes continues à améliorer la taille de la puce et les performances qui ont poussé les fabricants à suivre la voie de droit de la Moore.

Malheureusement, la Loi de Moore semble être touche à sa fin en raison de la quantité de chaleur générée que plusieurs circuits de silicium sont entassés dans une petite zone2. Cela appelle de nouveaux types de matériaux qui peuvent fournir les mêmes, si ce n’est mieux, les performances comme silicium et, en même temps, peut être implémenté dans relativement modestes. Récemment, les nouveaux matériaux prometteurs ont été sujets à de nombreuses recherches de science des matériaux. Des matériaux tels qu’unidimensionnelle (1D) carbon nanotubes3,4,5,6,7, graphène 2D8,9,10, 11 , 12et métaux de transition multiples (TMDs)13,14,15,16,17,18, sont de bons candidats qui peuvent être utilisés comme remplacer le CMOS sur silicium et continuer la piste Loi de Moore.

Fabrication de dispositifs à petite échelle exige une évaluation minutieuse des emplacement du matériau de procéder avec succès aux autres techniques de fabrication comme la lithographie et de la définition de l’électrode métallique. Ainsi, la méthode présentée dans le présent document a été conçue pour répondre à ce besoin. Par rapport à la traditionnelle semi-conducteur fabrication techniques19, l’approche présentée dans le présent document est équipée sur mesure pour le développement de petits dispositifs qui nécessite plus d’attention en ce qui concerne la recherche de l’emplacement du matériel. Cette méthode vise à fabriquer avec fiabilité nanomatériau 2D périphériques, tels que les transistors de découpage en arrière 2D et Q-HBTs, à l’aide de procédés de fabrication standard. Cela peut servir comme une plate-forme pour les développements futurs nanodispositif car elle ouvre la voie vers la production de dispositifs nanométriques avancées futures.

Dans la section de la procédure, les processus de fabrication des dispositifs à base de matériaux 2D à savoir, le Q-HBT et 2D transistor dos-dépendants sont examinées en détail. Électron faisceau structuration combinée avec la détermination de la situation matérielle et électrode métallique définition comprend le protocole étant donné qu’ils sont tenus dans les deux cas mentionnés. Partie 1 décrit le procédé de fabrication étape par étape de Q-HBTs20; et partie 2 illustre une approche universelle pour obtenir le bisulfure de molybdène chemical vapor deposition (CVD) (MoS2) transistors de découpage en arrière de transfert au décollage21, qui s’est avérée complètement dans l’article. Le flux de processus détaillé est illustré dans (Figure 1).

Protocol

1. procédé de Fabrication de Transistors 2D Quasi-hétérojonction Préparation commerciale c-avion saphir. Laver le saphir poli toute simple-côté (2 pouces) avec de l’acétone. Rincer le substrat de saphir avec de l’alcool isopropylique. Croître MoS2 sur substrat de saphir dans un four chaud-mur à l’aide de CVD. Lieu de 0,6 g de poudre (MoO3) du trioxyde de molybdène dans un bateau de quartz situé au chauffage Centre de la zon…

Representative Results

Les processus de fabrication du dispositif ont été appliquées à plusieurs des recherches de l’auteur correspondant, qui implique l’élaboration de dispositifs matériels 2D. Dans cette partie, les résultats de certaines de ces recherches sont présentés pour illustrer l’effectivité du protocole susmentionné. Une monocouche de latéral WSe2-MoS2 Q-HBT20 est sélectionné comme le premier exemple. En utilisant les procédés de fab…

Discussion

Dans cet article, on démontre les procédures détaillées de fabrication électronique novateur basé sur des matériaux 2D à l’échelle du nanomètre. Étant donné que les procédures de préparation des échantillons de chaque application ont des différences entre eux, les processus superposés ont été traités comme le protocole. Électron faisceau structuration combinée avec la détermination de la situation matérielle et électrode métallique définition sert donc le protocole ici. Parmi les deux types d…

Disclosures

The authors have nothing to disclose.

Acknowledgements

Ce travail a été soutenu par le Conseil National de la Science, Taïwan sous le contrat no. PLUS 105-2112-M-003-016-MY3. Ce travail a été également en partie pris en charge par le laboratoire de faisceau électronique en génie électrique de l’Université nationale de Taïwan et les laboratoires nationaux de dispositif de Nano.

Materials

E-gun Evaporator AST PEVA 600I
Au slug, 99.99% Well-Being Enterprise Co  N/A
Ti slug, 99.99% Well-Being Enterprise Co  N/A
E-beam Lithography System Elionix ELS7500-EX
Cold Wall CVD System Sulfur Science SCW600S
C-plane Sapphire substrate Summit-Tech X171999 (0001) ± 0.2 ° one side polished
100 nm SiO2/Si Fabricated in NDL
Ammonia Solution BASF Ammonia Solution 28% Selectipur
Molybdenum (Mo), 99.95% Summit-Tech  N/A
Tungsten (W), 99.95% Summit-Tech  N/A
Sulfur (S), 99.5% Sigma-Aldrich  13803
Polymethyl Methacrylate (PMMA) Microchem  8110788 Use for transfer process
Spin Coater Laurell  WS 400B 6NPP LITE
Acetone BASF Acetone EL Selectipur
Isopropanol (IPA) BASF 2-Propanol UPS
Photo Resist for EBL TOK TDUR-P-015
Plasma Cleaner Harrick Plasma PDC-32G Oxygen plasma

References

  1. Kim, Y. B. Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics. Transactions on Electrical and Electronic Materials. 11 (3), 93-105 (2010).
  2. Waldrop, M. M. The chips are down for Moore’s law. Nature. 530 (7589), 144-147 (2016).
  3. Lan, Y. W., Chang, W. H., et al. Effects of oxygen bonding on defective semiconducting and metallic single-walled carbon nanotube bundles. Carbon. 50 (12), 4619-4627 (2012).
  4. Lan, Y. W., Aravind, K., Wu, C. S., Kuan, C. H., Chang-Liao, K. S., Chen, C. D. Interplay of spin-orbit coupling and Zeeman effect probed by Kondo resonance in a carbon nanotube quantum dot. Carbon. 50 (10), 3748-3752 (2012).
  5. Lan, Y. W., Nguyen, L. N., Lai, S. J., Lin, M. C., Kuan, C. H., Chen, C. D. Identification of embedded charge defects in suspended silicon nanowires using a carbon-nanotube cantilever gate. Applied Physics Letters. 99 (5), (2011).
  6. De Volder, M. F. L., Tawfick, S. H., Baughman, R. H., Hart, A. J. Carbon nanotubes: present and future commercial applications. Science (New York, N.Y.). 339 (6119), 535-539 (2013).
  7. Eatemadi, A., Daraee, H., et al. Carbon nanotubes: Properties, synthesis, purification, and medical applications. Nanoscale Research Letters. 9 (1), 1-13 (2014).
  8. Lan, Y. W., Chang, W. H., et al. Polymer-free patterning of graphene at sub-10-nm scale by low-energy repetitive electron beam. Small. 10 (22), 4778-4784 (2014).
  9. Romero, M. F., Bosca, A., et al. Impact of 2D-Graphene on SiN Passivated AlGaN/GaN MIS-HEMTs Under Mist Exposure. IEEE Electron Device Letters. 38 (10), 1441-1444 (2017).
  10. Blaschke, B. M., Tort-Colet, N., et al. Mapping brain activity with flexible graphene micro-transistors. 2D Materials. 4 (2), 25040 (2017).
  11. Zhu, Z., Murtaza, I., Meng, H., Huang, W. Thin film transistors based on two dimensional graphene and graphene/semiconductor heterojunctions. RSC Advances. 7 (28), 17387-17397 (2017).
  12. Kim, S. J., Choi, K., Lee, B., Kim, Y., Hong, B. H. Materials for Flexible, Stretchable Electronics: Graphene and 2D Materials. Annual Review of Materials Research. 45 (1), 63-84 (2015).
  13. Manzeli, S., Ovchinnikov, D., Pasquier, D., Yazyev, O. V., Kis, A. 2D transition metal dichalcogenides. Nature Reviews Materials. 2, (2017).
  14. Kolobov, A. V., Tominaga, J. . Emerging Applications of 2D TMDCs. 239, 473-512 (2016).
  15. Nguyen, L. N., Lan, Y. W., et al. Resonant tunneling through discrete quantum states in stacked atomic-layered MoS2. Nano Letters. 14 (5), 2381-2386 (2014).
  16. Torres, C. M., Lan, Y. W., et al. High-Current Gain Two-Dimensional MoS2-Base Hot-Electron Transistors. Nano Letters. 15 (12), 7905-7912 (2015).
  17. Jariwala, D., Sangwan, V. K., Lauhon, L. J., Marks, T. J., Hersam, M. C. Emerging Device Applications for Semiconducting Two-Dimensional Transition Metal Dichalcogenides. ACS Nano. 8 (2), 1102-1120 (2014).
  18. Choi, W., Choudhary, N., Han, G. H., Park, J., Akinwande, D., Lee, Y. H. Recent development of two-dimensional transition metal dichalcogenides and their applications. Materials Today. 20 (3), 116-130 (2017).
  19. Xiao, H. . Introduction to Semiconductor Manufacturing Technology, Second Edition. , (2012).
  20. Lin, C. Y., Zhu, X., et al. Atomic-Monolayer Two-Dimensional Lateral Quasi-Heterojunction Bipolar Transistors with Resonant Tunneling Phenomenon. ACS Nano. 11 (11), 11015-11023 (2017).
  21. Qi, J., Lan, Y. W., et al. Piezoelectric effect in chemical vapour deposition-grown atomic-monolayer triangular molybdenum disulfide piezotronics. Nature Communications. 6, (2015).

Play Video

Cite This Article
Simbulan, K. B. C., Chen, P., Lin, Y., Lan, Y. A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics. J. Vis. Exp. (138), e57885, doi:10.3791/57885 (2018).

View Video