Summary

İki boyutlu nanoelektronik imal etmek standart ve güvenilir bir yöntem

Published: August 28, 2018
doi:

Summary

Makaleyi gelecekteki düşük boyutlu nanoelektronik geliştirilmesi için bir standart ve güvenilir üretim yordamı tanıtmak amaçlanmaktadır.

Abstract

İki boyutlu (2D) malzemeler kendi benzersiz özellikleri ve potansiyel uygulamalar nedeniyle büyük dikkat çekmiştir. Gofret ölçek sentez 2D malzemelerin henüz olgunlaşmamış aşamasında olduğu için bilim adamları tam olarak geleneksel yarı iletken teknikleri ilgili araştırma için yeterli olmaz. Elektrot tanımına malzemeleri bulma üzerinden hassas işlemler de kontrol edilmesi gerekiyor. Bu makalede, evrensel imalat iletişim kuralı nano elektronik, 2D yarı-heterojunction bipolar gibi üretiminde gerekli transistörler (Q-HBT) ve 2D arka kapı transistörler gösterdi. Bu iletişim kuralı reçetesi pozisyonu, elektron ışını litografi (EBL), metal elektrot tanımı, belirlenmesi içerir ve ark. Bu aygıtların imalat işlemleri adım adım anlatı da sunulmaktadır. Ayrıca, her fabrikasyon aygıt ile yüksek tekrarlanabilirlik yüksek performans elde ettiği sonuçlar gösterir. Bu eser işlem akışı 2D nano-elektronik hazırlanması için kapsamlı bir açıklaması ortaya çıkarır, bu bilgilere erişebilir ve gelecekteki elektronik doğru önünü araştırma grupları sağlar.

Introduction

Beri on yıl, insanlık hızlı downscale transistörler ve sonuç olarak, entegre devreler (ICS) transistör sayısı bir üstel artış boyutunda yaşıyor. Bu silikon tabanlı tamamlayıcı metal oksit yarı iletkeni (CMOS) teknolojisi1sürekli ilerleme korur. Ayrıca, bu mevcut trendi içinde büyüklük ve performans uydurma cihazlar hala üzerinde-elektronik çip yanı sıra performanslarını, transistör sayısı yaklaşık her iki yıl2iki katına Devletler Moore Yasası ile parça bulunmaktadır. CMOS transistörler çoğu, Eğer tüm, piyasa ve böylece insan hayatını ayrılmaz bir parçası yapmak elektronik cihazların mevcuttur. Bu nedenle, Moore’un Yasası parça takip et üreticileri iterek iyileştirmeler çip boyut ve performans için sürekli talepleri vardır.

Ne yazık ki, Moore Yasası daha fazla silikon devre bir küçük alanı2‘ ye sıkılmış gibi üretilen ısı miktarı nedeniyle sonuna yaklaştı görünüyor. Bu aynı sağlayabilir malzeme yeni türleri için çağırır, yokluksa daha iyi performans olarak silikon ve aynı zamanda uygulanabilir nispeten daha küçük bir ölçekte. Son zamanlarda, yeni umut verici malzemeler çok sayıda malzeme bilimi araştırma konuyu olmuştur. Bu materyalleri tek boyutlu (1D) karbon nanotüpler3,4,5,6,7, 2D grafen8,9,10, olarak 11 , 12ve geçiş metalleri dichalcogenides (TMDs)13,14,15,16,17,18, olarak kullanılabilmesi için iyi adaylar bulunmaktadır silikon bazlı CMOS yerine ve Moore’un Yasası parça devam edin.

Küçük ölçekli cihazlar imalatı başarıyla litografi ve metal elektrot tanımı gibi diğer imalat teknikleri için devam etmek için malzemenin konum dikkatli belirlenmesi gerekir. Yani, bu makalede sunulan yöntem bu gereksinimi karşılamak için tasarlanmıştır. Geleneksel yarı iletken üretim teknikleri19‘ a göre bu raporda sunulan terzi malzeme konumunu bulma açısından daha fazla dikkat gerektiren küçük ölçekli cihazların geliştirilmesi için donatılmış bir yaklaşımdır. Bu yöntem güvenilir 2D arka kapı transistörler ve Q-HBTs, standart üretim süreçleri kullanarak gibi 2D nanomaterial cihazlar imal etmek hedeflenmektedir. Gelecekteki gelişmiş nano ölçekli cihazların üretim doğru yol açıyor gibi bu gelecekteki nanodevice gelişmeler için bir platform olarak hizmet edebilir.

Devam etmeden bölümünde imalat işlemleri için 2D malzemeleri tabanlı aygıtlar Yani, Q-HBT ve 2D arka kapı transistörde ayrıntılı olarak ele alınmıştır. Elektron ışını desenlendirme malzeme konum belirleme ile kombine ve metal elektrot tanımı oluşur protokol bahsedilen her iki süreç içinde gerekli olan bu yana. Bölüm 1 Q-HBTs20adım adım fabrikasyon süreci anlatılmaktadır; ve Bölüm 2 kimyasal buhar biriktirme (CVD) molibden disülfür (PT2) arka-gated transistörler nakletmek–dan kalkış21tamamen makalesinde gösterilmiştir, elde etmek için evrensel bir yaklaşım gösteriyor. Ayrıntılı işlem akışı gösterilmiştir (Şekil 1).

Protocol

1. 2D yarı heterojunction transistörler imalat süreci Ticari c-uçak Safir hazırlayın. Aseton ile tek taraflı parlak safir (2 inç) yıkayın. Safir substrat izopropil alkol ile yıkayın. Ecek2 Safir substrat CVD sıcak-duvar fırınında kullanarak üzerinde büyür. Molibden trioksit (MoO3) toz kuvars tekneyle 0.6 g yer Isıtma, bölge merkezi fırın. Safir substrat aşağı yanında MoO3 toz içeren kuvars tekne koymak….

Representative Results

Cihaz imalat işlemleri ilgili yazarın araştırma geliştirme 2D malzeme cihazların içeren birkaç uygulandı. Bu bölümde, bazı bu araştırmaların sonuçlarını yukarıda açıklanan protokol etkinliğini göstermek için sunulmaktadır. Bir monolayer yanal WSe2-ecek2 Q-HBT20 ilk örnek olarak seçilidir. İletişim kuralında ayrıntılı standart cihaz imalat süreçleri kullanarak, monolayer lateral WSe2-ecek2</sub…

Discussion

Bu makalede, yeni elektronik nanometre ölçeğinde 2D malzemeleri temel imalatı ayrıntılı yordamlar gösterilen. Örnek hazırlama yordamları her uygulamanın birbirleri ile farklılıklar olduğundan, çakışan işlemler iletişim kuralı olarak tedavi edildi. Elektron ışını desenlendirme malzeme konum belirleme ile kombine ve metal elektrot tanımı böylece protokolü olarak hizmet vermektedir. İki tür aygıt belirtilen arasında 2D arka kapı transistörler ıslak tek kristal PT2 filmleri SiO<…

Disclosures

The authors have nothing to disclose.

Acknowledgements

Bu eser No Ulusal Bilim Konseyi Tayvan sözleşme altında tarafından desteklenmiştir EN 105-2112-M-003-016-MY3. Bu eser kısmen Ulusal Nano aygıt laboratuvarları ve Elektrik Mühendisliği Ulusal Tayvan Üniversitesi e-beam laboratuvar tarafından desteklenmiştir.

Materials

E-gun Evaporator AST PEVA 600I
Au slug, 99.99% Well-Being Enterprise Co  N/A
Ti slug, 99.99% Well-Being Enterprise Co  N/A
E-beam Lithography System Elionix ELS7500-EX
Cold Wall CVD System Sulfur Science SCW600S
C-plane Sapphire substrate Summit-Tech X171999 (0001) ± 0.2 ° one side polished
100 nm SiO2/Si Fabricated in NDL
Ammonia Solution BASF Ammonia Solution 28% Selectipur
Molybdenum (Mo), 99.95% Summit-Tech  N/A
Tungsten (W), 99.95% Summit-Tech  N/A
Sulfur (S), 99.5% Sigma-Aldrich  13803
Polymethyl Methacrylate (PMMA) Microchem  8110788 Use for transfer process
Spin Coater Laurell  WS 400B 6NPP LITE
Acetone BASF Acetone EL Selectipur
Isopropanol (IPA) BASF 2-Propanol UPS
Photo Resist for EBL TOK TDUR-P-015
Plasma Cleaner Harrick Plasma PDC-32G Oxygen plasma

References

  1. Kim, Y. B. Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics. Transactions on Electrical and Electronic Materials. 11 (3), 93-105 (2010).
  2. Waldrop, M. M. The chips are down for Moore’s law. Nature. 530 (7589), 144-147 (2016).
  3. Lan, Y. W., Chang, W. H., et al. Effects of oxygen bonding on defective semiconducting and metallic single-walled carbon nanotube bundles. Carbon. 50 (12), 4619-4627 (2012).
  4. Lan, Y. W., Aravind, K., Wu, C. S., Kuan, C. H., Chang-Liao, K. S., Chen, C. D. Interplay of spin-orbit coupling and Zeeman effect probed by Kondo resonance in a carbon nanotube quantum dot. Carbon. 50 (10), 3748-3752 (2012).
  5. Lan, Y. W., Nguyen, L. N., Lai, S. J., Lin, M. C., Kuan, C. H., Chen, C. D. Identification of embedded charge defects in suspended silicon nanowires using a carbon-nanotube cantilever gate. Applied Physics Letters. 99 (5), (2011).
  6. De Volder, M. F. L., Tawfick, S. H., Baughman, R. H., Hart, A. J. Carbon nanotubes: present and future commercial applications. Science (New York, N.Y.). 339 (6119), 535-539 (2013).
  7. Eatemadi, A., Daraee, H., et al. Carbon nanotubes: Properties, synthesis, purification, and medical applications. Nanoscale Research Letters. 9 (1), 1-13 (2014).
  8. Lan, Y. W., Chang, W. H., et al. Polymer-free patterning of graphene at sub-10-nm scale by low-energy repetitive electron beam. Small. 10 (22), 4778-4784 (2014).
  9. Romero, M. F., Bosca, A., et al. Impact of 2D-Graphene on SiN Passivated AlGaN/GaN MIS-HEMTs Under Mist Exposure. IEEE Electron Device Letters. 38 (10), 1441-1444 (2017).
  10. Blaschke, B. M., Tort-Colet, N., et al. Mapping brain activity with flexible graphene micro-transistors. 2D Materials. 4 (2), 25040 (2017).
  11. Zhu, Z., Murtaza, I., Meng, H., Huang, W. Thin film transistors based on two dimensional graphene and graphene/semiconductor heterojunctions. RSC Advances. 7 (28), 17387-17397 (2017).
  12. Kim, S. J., Choi, K., Lee, B., Kim, Y., Hong, B. H. Materials for Flexible, Stretchable Electronics: Graphene and 2D Materials. Annual Review of Materials Research. 45 (1), 63-84 (2015).
  13. Manzeli, S., Ovchinnikov, D., Pasquier, D., Yazyev, O. V., Kis, A. 2D transition metal dichalcogenides. Nature Reviews Materials. 2, (2017).
  14. Kolobov, A. V., Tominaga, J. . Emerging Applications of 2D TMDCs. 239, 473-512 (2016).
  15. Nguyen, L. N., Lan, Y. W., et al. Resonant tunneling through discrete quantum states in stacked atomic-layered MoS2. Nano Letters. 14 (5), 2381-2386 (2014).
  16. Torres, C. M., Lan, Y. W., et al. High-Current Gain Two-Dimensional MoS2-Base Hot-Electron Transistors. Nano Letters. 15 (12), 7905-7912 (2015).
  17. Jariwala, D., Sangwan, V. K., Lauhon, L. J., Marks, T. J., Hersam, M. C. Emerging Device Applications for Semiconducting Two-Dimensional Transition Metal Dichalcogenides. ACS Nano. 8 (2), 1102-1120 (2014).
  18. Choi, W., Choudhary, N., Han, G. H., Park, J., Akinwande, D., Lee, Y. H. Recent development of two-dimensional transition metal dichalcogenides and their applications. Materials Today. 20 (3), 116-130 (2017).
  19. Xiao, H. . Introduction to Semiconductor Manufacturing Technology, Second Edition. , (2012).
  20. Lin, C. Y., Zhu, X., et al. Atomic-Monolayer Two-Dimensional Lateral Quasi-Heterojunction Bipolar Transistors with Resonant Tunneling Phenomenon. ACS Nano. 11 (11), 11015-11023 (2017).
  21. Qi, J., Lan, Y. W., et al. Piezoelectric effect in chemical vapour deposition-grown atomic-monolayer triangular molybdenum disulfide piezotronics. Nature Communications. 6, (2015).

Play Video

Cite This Article
Simbulan, K. B. C., Chen, P., Lin, Y., Lan, Y. A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics. J. Vis. Exp. (138), e57885, doi:10.3791/57885 (2018).

View Video