Un metodo Standard e affidabile per fabbricare nanoelettronica bidimensionale
Summary
L’articolo mira a introdurre una procedura di fabbricazione standard e affidabile per lo sviluppo della futura basso nanoelettronica dimensionale.
Abstract
Materiali di bidimensionale (2D) hanno attirato l’attenzione enorme a causa di loro proprietà uniche e le potenziali applicazioni. Poiché wafer scala sintesi di materiali 2D sono ancora in fase nascente, gli scienziati completamente non possono basarsi sulle tecniche di semiconduttori tradizionali per la ricerca. Processi delicati da individuare i materiali alla definizione di elettrodo devono essere ben controllati. In questo articolo, un protocollo universale fabbricazione necessaria nella produzione di elettronica su scala nanometrica, come 2D quasi eterogiunzione bipolare Transistor (Q-HBT) e 2D retro-gated transistori sono dimostrati. Questo protocollo riguarda la determinazione della posizione del materiale, Litografia a fascio di elettroni (EBL), definizione di elettrodo metallico, et al. Un racconto di passo per passo le procedure di fabbricazione per questi dispositivi inoltre sono presentati. Inoltre, i risultati mostrano che ogni dispositivo fabbricato ha raggiunto ad alte prestazioni con elevata ripetibilità. Questo lavoro rivela una descrizione completa del flusso di processo per la preparazione di 2D nano-elettronica, consente i gruppi di ricerca accedere a queste informazioni e spianare la strada verso l’elettronica del futuro.
Introduction
Da decenni passati, l’umanità sta vivendo rapid downscale delle dimensioni dei transistor e, di conseguenza, un aumento esponenziale del numero di transistor nei circuiti integrati (ICs). Questo mantiene il continuo progresso della tecnologia basata sul silicio complementari metal-oxide semiconductor (CMOS)1. Inoltre, questa tendenza attuale con le dimensioni e le prestazioni dei dispositivi fabbricati sono ancora in pista con la legge di Moore, che afferma che il numero di transistor su chip elettronici, nonché le loro prestazioni, raddoppia circa ogni due anni2. Transistor CMOS sono presenti nella maggior parte, se non tutti, dei dispositivi elettronici disponibili sul mercato e rendendo così parte integrante della vita umana. A causa di questo, ci sono continue richieste per miglioramenti in chip di dimensioni e prestazioni che hanno spinto i produttori a continuare a seguire pista legge del Moore.
Purtroppo, la legge di Moore sembra essere prossimo alla fine a causa della quantità di calore generato come più circuiti di silicio sono infilati in una piccola area2. Ciò richiede nuovi tipi di materiali che possono fornire lo stesso, se non meglio, prestazioni come il silicio e, allo stesso tempo, può essere implementato in scala relativamente ridotta. Recentemente, nuovi materiali promettenti sono stati soggetti di molte ricerche di scienza dei materiali. Tali materiali come unidimensionale (1D) carbonio nanotubes3,4,5,6,7, grafene 2D8,9,10, 11 , 12e metalli di transizione dichalcogenides (TMDs)13,14,15,16,17,18, sono buoni candidati che possono essere utilizzati come sostituire il silicio CMOS e continuare la pista legge del Moore.
Fabbricazione di piccoli dispositivi richiede attenta determinazione della posizione del materiale di procedere con successo per le altre tecniche di fabbricazione come la litografia e definizione di elettrodo metallico. Quindi, il metodo presentato in questa carta è stato progettato per rispondere a questa esigenza. Rispetto al tradizionale semiconductor fabrication tecniche19, l’approccio presentato in questo paper è Sarto-misura allo sviluppo di dispositivi su scala ridotta che necessita di maggiore attenzione in termini di trovare la posizione del materiale. Lo scopo di questo metodo è affidabile fabbricare dispositivi di nanomateriale 2D, come 2D retro-gated transistori e Q-HBTs, utilizzando processi di fabbricazione standard. Questo può servire come una piattaforma per gli sviluppi futuri nanomacchina come spiana la strada verso la produzione di dispositivi futuri avanzate nano-scala.
Nella sezione procedimento, i processi di fabbricazione per dispositivi basati su materiali 2D vale a dire, il Q-HBT e 2D retro-gated transistor sono discussi in dettaglio. Elettrone fascio patterning combinato con determinazione di posizione materiale ed elettrodo metallico definizione comprende il protocollo, poiché essi sono tenuti in entrambi i processi menzionati. Parte 1 viene illustrato il processo di fabbricazione dettagliata di Q-HBTs20; e parte 2 viene illustrato un approccio universale per ottenere il bisolfuro di molibdeno di chemical vapor deposition (CVD) (MoS2) retro-gated transistori dal trasferimento a lift-off21, che è stato completamente indicato nell’articolo. Il flusso di processo dettagliato è illustrato nella (Figura 1).
Protocol
Representative Results
Discussion
In questo articolo vengono illustrate le procedure dettagliate di fabbricare romanzo elettronica basata su materiali 2D in scala nanometrica. Poiché le procedure di preparazione dei campioni di ogni applicazione presentano differenze con l’altro, i processi sovrapposti sono stati trattati come protocollo. Elettrone fascio patterning combinato con determinazione di posizione materiale e definizione di elettrodo metallico serve quindi come il protocollo qui. Tra i due tipi di dispositivi citati, l’intero processo di trans…
Disclosures
The authors have nothing to disclose.
Acknowledgements
Questo lavoro è stato supportato dal Consiglio nazionale di scienza, Taiwan sotto contratto no. PIÙ 105-2112-M-003-016-MY3. Questo lavoro inoltre è stato sostenuto in parte dai laboratori nazionali di dispositivo Nano e laboratorio di e-fascio di ingegneria elettrica dell’Università nazionale di Taiwan.
Materials
| E-gun Evaporator | AST | PEVA 600I | |
| Au slug, 99.99% | Well-Being Enterprise Co | N/A | |
| Ti slug, 99.99% | Well-Being Enterprise Co | N/A | |
| E-beam Lithography System | Elionix | ELS7500-EX | |
| Cold Wall CVD System | Sulfur Science | SCW600S | |
| C-plane Sapphire substrate | Summit-Tech | X171999 | (0001) ± 0.2 ° one side polished |
| 100 nm SiO2/Si | Fabricated in NDL | ||
| Ammonia Solution | BASF | Ammonia Solution 28% Selectipur | |
| Molybdenum (Mo), 99.95% | Summit-Tech | N/A | |
| Tungsten (W), 99.95% | Summit-Tech | N/A | |
| Sulfur (S), 99.5% | Sigma-Aldrich | 13803 | |
| Polymethyl Methacrylate (PMMA) | Microchem | 8110788 | Use for transfer process |
| Spin Coater | Laurell | WS 400B 6NPP LITE | |
| Acetone | BASF | Acetone EL Selectipur | |
| Isopropanol (IPA) | BASF | 2-Propanol UPS | |
| Photo Resist for EBL | TOK | TDUR-P-015 | |
| Plasma Cleaner | Harrick Plasma | PDC-32G | Oxygen plasma |
References
- Kim, Y. B. Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics. Transactions on Electrical and Electronic Materials. 11 (3), 93-105 (2010).
- Waldrop, M. M. The chips are down for Moore’s law. Nature. 530 (7589), 144-147 (2016).
- Lan, Y. W., Chang, W. H., et al. Effects of oxygen bonding on defective semiconducting and metallic single-walled carbon nanotube bundles. Carbon. 50 (12), 4619-4627 (2012).
- Lan, Y. W., Aravind, K., Wu, C. S., Kuan, C. H., Chang-Liao, K. S., Chen, C. D. Interplay of spin-orbit coupling and Zeeman effect probed by Kondo resonance in a carbon nanotube quantum dot. Carbon. 50 (10), 3748-3752 (2012).
- Lan, Y. W., Nguyen, L. N., Lai, S. J., Lin, M. C., Kuan, C. H., Chen, C. D. Identification of embedded charge defects in suspended silicon nanowires using a carbon-nanotube cantilever gate. Applied Physics Letters. 99 (5), (2011).
- De Volder, M. F. L., Tawfick, S. H., Baughman, R. H., Hart, A. J. Carbon nanotubes: present and future commercial applications. Science (New York, N.Y.). 339 (6119), 535-539 (2013).
- Eatemadi, A., Daraee, H., et al. Carbon nanotubes: Properties, synthesis, purification, and medical applications. Nanoscale Research Letters. 9 (1), 1-13 (2014).
- Lan, Y. W., Chang, W. H., et al. Polymer-free patterning of graphene at sub-10-nm scale by low-energy repetitive electron beam. Small. 10 (22), 4778-4784 (2014).
- Romero, M. F., Bosca, A., et al. Impact of 2D-Graphene on SiN Passivated AlGaN/GaN MIS-HEMTs Under Mist Exposure. IEEE Electron Device Letters. 38 (10), 1441-1444 (2017).
- Blaschke, B. M., Tort-Colet, N., et al. Mapping brain activity with flexible graphene micro-transistors. 2D Materials. 4 (2), 25040 (2017).
- Zhu, Z., Murtaza, I., Meng, H., Huang, W. Thin film transistors based on two dimensional graphene and graphene/semiconductor heterojunctions. RSC Advances. 7 (28), 17387-17397 (2017).
- Kim, S. J., Choi, K., Lee, B., Kim, Y., Hong, B. H. Materials for Flexible, Stretchable Electronics: Graphene and 2D Materials. Annual Review of Materials Research. 45 (1), 63-84 (2015).
- Manzeli, S., Ovchinnikov, D., Pasquier, D., Yazyev, O. V., Kis, A. 2D transition metal dichalcogenides. Nature Reviews Materials. 2, (2017).
- Kolobov, A. V., Tominaga, J. . Emerging Applications of 2D TMDCs. 239, 473-512 (2016).
- Nguyen, L. N., Lan, Y. W., et al. Resonant tunneling through discrete quantum states in stacked atomic-layered MoS2. Nano Letters. 14 (5), 2381-2386 (2014).
- Torres, C. M., Lan, Y. W., et al. High-Current Gain Two-Dimensional MoS2-Base Hot-Electron Transistors. Nano Letters. 15 (12), 7905-7912 (2015).
- Jariwala, D., Sangwan, V. K., Lauhon, L. J., Marks, T. J., Hersam, M. C. Emerging Device Applications for Semiconducting Two-Dimensional Transition Metal Dichalcogenides. ACS Nano. 8 (2), 1102-1120 (2014).
- Choi, W., Choudhary, N., Han, G. H., Park, J., Akinwande, D., Lee, Y. H. Recent development of two-dimensional transition metal dichalcogenides and their applications. Materials Today. 20 (3), 116-130 (2017).
- Xiao, H. . Introduction to Semiconductor Manufacturing Technology, Second Edition. , (2012).
- Lin, C. Y., Zhu, X., et al. Atomic-Monolayer Two-Dimensional Lateral Quasi-Heterojunction Bipolar Transistors with Resonant Tunneling Phenomenon. ACS Nano. 11 (11), 11015-11023 (2017).
- Qi, J., Lan, Y. W., et al. Piezoelectric effect in chemical vapour deposition-grown atomic-monolayer triangular molybdenum disulfide piezotronics. Nature Communications. 6, (2015).
