Este trabajo presenta una metodología de microfabricación para superficie trampas de iones, así como un procedimiento experimental detallado para los iones del iterbio reventado en un ambiente de temperatura.
Iones atrapados en un cuadrupolo, trampa de Paul se han considerado uno de los fuertes candidatos físicos para implementar el procesamiento de la información cuántica. Esto es debido a su tiempo largo de coherencia y su capacidad para manipular y detectar bits individuales cuánticos (qubits). En los últimos años, trampas de iones superficiales recientemente han recibido más atención para las plataformas de qubit integrado a gran escala. Este trabajo presenta una metodología de microfabricación para trampas de iones con tecnología de sistemas micro electromecánicos (MEMS), incluyendo el método de fabricación de una capa dieléctrica μm de espesor y metal 14 proyección estructuras encima de la capa dieléctrica. Además, un procedimiento experimental para la captura de iterbio (Yb) iones del isótopo 174 (174Yb+) usando 369.5 nm, 399 nm, y láseres de diodo de 935 nm se describe. Estas metodologías y procedimientos implican muchas disciplinas científicas y de ingeniería, y en primer lugar se presenta los procedimientos experimentales detallados. Los métodos tratados en este trabajo se pueden extender fácilmente a la captura de iones Yb del isótopo 171 (171Yb+) y a la manipulación de qubits.
Una trampa de Paul puede confinar las partículas cargadas, como los iones en el espacio vacío, usando una combinación de un campo eléctrico estático y un campo eléctrico variable oscilante de radio frecuencia (RF), y los estados cuánticos de los confinados en la trampa de iones puede ser medidos y controlado1,2,3. Tales trampas de iones fueron desarrolladas originalmente para aplicaciones de medición precisa, incluyendo relojes de ópticas y espectroscopía de masas4,5,6. En los últimos años, estas trampas de iones también se han activamente exploradas como una plataforma física para implementar el procesamiento de la información cuántica atribuida a las características deseables de iones atrapados, como largos tiempos de coherencia, aislamiento ideal en una altísima vacío (UHV) medio ambiente y la viabilidad de cada qubit manipulación7,8,9,10. Desde Kielpinski et al. 11 propone una arquitectura escalable de trampa de iones que puede utilizarse para el desarrollo de ordenadores cuánticos, varios tipos de trampas superficiales, incluyendo conexiones trampas12,13, varias zonas trampa fichas14y matriz 2-d se han desarrollado trampas15,16,17, usando semiconductores derivados del proceso de microfabricación métodos18,19,20,21 . Información cuántica a gran escala sistemas basados en la superficie de procesamiento trampas han sido discutido22,23,24.
Este documento presenta métodos experimentales para los iones de la captura con trampas de iones superficiales recientemente. Más específicamente, se describe un procedimiento para la fabricación de trampas de iones superficiales y un procedimiento detallado para los iones de captura con trampas fabricadas. Además, se proporcionan descripciones detalladas de varias técnicas prácticas para configurar el sistema experimental y atrapando los iones en el Documento complementario.
La metodología de microfabricating una superficie trampa de iones se da en el paso 1. La figura 1 muestra un esquema simplificado de una trampa de iones superficial. Los campos eléctricos generados por el voltaje aplicado a los electrodos en el plano transversal se muestran también25. Una tensión de RF se aplica al par de los electrodos de RF, mientras todos los otros electrodos se mantienen en tierra de RF; potencial de ponderomotive26 generado por la tensión de RF limita los iones en la dirección radial. El voltaje de corriente directa (DC) aplicado a los múltiples electrodos DC fuera de los electrodos de RF confinar los iones en la dirección longitudinal. Los rieles interiores entre los electrodos de RF están diseñados para ayudar a la inclinación de los ejes principales del potencial total en el plano transversal. La metodología para el diseño de un sistema de voltaje de DC está incluida en el Documento complementario. Además, pueden encontrarse más detalles para el diseño de los parámetros geométricos esenciales de fichas de trampa de iones superficiales en27,28,,29,30,31.
El método de fabricación introducido en el paso 1 fue diseñado teniendo en cuenta los siguientes aspectos. En primer lugar, la capa de dieléctrico entre la capa de electrodo y la capa de tierra debe ser suficientemente gruesa para evitar la avería eléctrica entre las capas. Generalmente, el espesor debe ser sobre 10. Durante la deposición de la capa dieléctrica, la tensión residual de las películas depositadas puede causar arqueamiento de los daños a las películas depositadas o sustrato. Así, el control de la tensión residual es una de las técnicas claves en la fabricación de las trampas de iones superficiales. En segundo lugar, debe minimizarse la exposición de las superficies dieléctricas en la posición de iones debido a los cargos pueden ser inducidos en el material dieléctrico por láser dispersa radiación ultravioleta (UV), que en los resultados de vuelta en un cambio aleatorio del ion de la posición. El área expuesta puede reducirse mediante el diseño de estructuras de electrodo de proyección. Se ha reportado que la superficie trampas de iones con electrodos voladizos son resistentes a la carga bajo condiciones experimentales típicos32. Tercero, todos los materiales, incluyendo varias películas depositadas, deben ser capaces de soportar 200 ° C para hornear durante aproximadamente 2 semanas, y la cantidad de emisión de gases de todos los materiales debe ser compatible con medioambientes con UHV. El diseño de la superficie de trampa de iones chips recientemente en este trabajo se basa en el diseño de trampa de33, que fue utilizado con éxito en varios experimentos32,de33,34, 35. tenga en cuenta que este diseño incluye una ranura en el medio de la viruta para carga de átomos neutrales, que son más adelante foto ionizado para la captura.
Después de la fabricación de la viruta de trampa de iones, el chip es montado y conectado eléctricamente al portador de viruta con hilos de oro de la vinculación. El chip se instala entonces en una cámara UHV. Un procedimiento detallado para la preparación de un paquete de la viruta de la trampa y el diseño de la cámara UHV se proporcionan en el Documento complementario.
Preparación de los equipos ópticos y eléctricos, así como los procedimientos experimentales para iones de reventado, se explican en detalle en el paso 2. Los iones atrapados por el ponderomotive potenciales son generalmente sujetos a las fluctuaciones del campo eléctrico circundante, que continuamente aumenta la energía cinética media de los iones. Láser de refrigeración basado en cambio de Doppler se puede utilizar para quitar el exceso de energía de movimiento de los iones. La figura 2 muestra los diagramas de nivel de energía simplificados de un ion de Yb+ 174y un átomo neutro 174del Yb. Enfriamiento Doppler de iones de 174Yb+ requiere un láser 369,5 y un láser 935, mientras que la foto-ionización de los átomos de Yb neutral 174requiere un láser 399. Pasos 2.2 y 2.3 describen un método eficiente para alinear estos láseres a la viruta superficie de trampa de iones y un procedimiento para encontrar las condiciones adecuadas para la fotoionización. Después se preparan los componentes ópticos y eléctricos, atrapando los iones es relativamente sencilla. Se presenta la secuencia experimental para los iones de la captura en el paso 2.4.
Este trabajo presenta un método para iones de captura con trampas de iones superficiales recientemente. La construcción de un sistema de captura de iones requiere experiencias en diversos campos de la investigación pero no se ha descrito previamente en detalle. Este documento proporciona procedimientos detallados para microfabricating un chip de la trampa, así como para construir una instalación experimental para atrapar iones por primera vez. Este artículo también proporciona procedimientos detallados para atrapar iones de Yb+ 174y experimentación con los iones atrapados.
Un obstáculo importante que enfrentan en los procesos de microfabricación es la deposición de la capa dieléctrica, con un espesor de más de 10 μm. Durante el proceso de deposición de la capa dieléctrica, tensión residual puede acumular, que puedan causar daños a la película dieléctrica o incluso romper la oblea. Para reducir el estrés residual, que es generalmente a la compresión, una tasa de deposición lenta debe ser usado40. En nuestro caso, un esfuerzo de compresión de 110.4 MPa se midió con las condiciones de deposición de sccm 540 SiH4 gas, 140 W de potencia, y 1,9 Torr de presión 5-μm grosor de película. Sin embargo, estas condiciones de proceso proporcionan sólo una referencia aproximada, puesto que estas condiciones pueden variar considerablemente para diferentes equipos. Con el fin de reducir los efectos del stress acumulado, películas de2 de SiO de 3,5 μm de grosor fueron depositadas fabricarán en ambos lados de la oblea en el método presentado. El espesor requerido de la capa dieléctrica puede reducirse si una menor amplitud de la tensión de RF y por lo tanto una menor profundidad de la trampa es elegida. Sin embargo, una menor profundidad de trampa fácilmente conduce a la fuga de iones atrapados, para que la fabricación de capas dieléctricas más gruesas, que pueden soportar voltajes más altos de RF, es más deseable.
Existen algunas limitaciones para el método de fabricación presentados en este documento. Las longitudes de las proyecciones no son suficientes para ocultar totalmente las paredes laterales dieléctricas de los iones atrapados, como se muestra en la figura 7f. Además, las paredes laterales de los pilares de óxido son irregulares, aumentando el área expuesta de las estructuras dieléctricas en comparación con el pilar de óxido vertical. Por ejemplo, en el caso de la pared lateral del riel interior C.C. cerca de la ranura de carga con una proyección uniforme de 5 μm, se calcula que el 33% de la superficie del dieléctrico está expuesto a la posición de iones atrapados de la pared vertical. En el caso de borde irregular, está expuesto más del 70% de la superficie de la pared lateral. Estos resultados de fabricación no ideales pueden inducir campos callejeros adicionales de los dieléctricos expuestos, pero los efectos no se han medido cuantitativamente. Sin embargo, el chip fabricado como se informó anteriormente se ha utilizado con éxito en la interceptación del ion y experimentos de manipulación del qubit. Además, el chip de la trampa presentado en este trabajo ha expuesto flancos de silicio cerca de la ranura de carga. Óxido nativo puede crecer en las superficies de silicio y puede resultar en más campos dispersos. Por lo tanto, se recomienda proteger el sustrato de silicio con una capa adicional de metal, como en33.
Para atrapar los iones de Yb+ 174, las frecuencias de los rayos láser deben ser estabilizadas dentro de unas decenas de MHz, y se discuten algunos métodos diferentes en configuraciones avanzadas38,41. Sin embargo, para la configuración simple en este papel, captura inicial es posible sólo con la estabilización con un medidor de longitud de onda.
Este documento proporciona un protocolo para atrapar iones de Yb+ 174usando un chip de trampa de iones superficiales recientemente. Aunque no se discute específicamente el protocolo para atrapar iones de Yb+ 171, el montaje experimental descrito en este artículo también puede utilizarse para atrapar iones de 171Yb+ y manipular el estado del qubit de 171 Iones Yb+ para obtener Rabi oscilación resultados (se muestra en la figura 10). Esto puede hacerse mediante la adición de varios moduladores ópticos a la salida de los rayos láser y usando una configuración de microondas, como se describe en el Documento complementario.
En conclusión, los métodos experimentales y los resultados presentados en este documento pueden utilizarse para desarrollar varias aplicaciones de información cuántica con superficie trampas de iones.
The authors have nothing to disclose.
Esta investigación fue parcialmente financiada por el Ministerio de ciencia, TIC, y planificación del futuro (MSIP), Corea del sur, bajo el centro de investigación tecnología de información (ITRC) apoyo programa (IITP-2017-2015-0-00385) y la R ICT & programa D (10043464, desarrollo de repetidor la tecnología cuántica para la aplicación de sistemas de comunicación), supervisado por el Instituto para la información & promoción de tecnología de comunicaciones (IITP).
photoresist used for 2-μm spin coating | AZ Materials | AZ7220 | Discontinued. Easily replaced by other alternative photoresist product. |
photoresist used for 6-μm spin coating | AZ Materials | AZ4620 | Discontinued. Easily replaced by other alternative photoresist product. |
ceramic chip carrier | NTK | IPKX0F1-8180BA | |
epoxy compound | Epotek | 353ND | |
Plasma enhanced chemical vapor deposition (PECVD) system | Oxford Instruments | PlasmaPro System100 | |
Low pressure chemical vapor deposition (LPCVD) system | Centrotherm | E-1200 | |
Furnace | Seltron | SHF-150 | |
Sputter | Muhan Vacuum | MHS-1500 | |
Manual aligner | Karl-Suss | MA-6 | |
Deep Si etcher | Plasma-Therm | SLR-770-10R-B | |
Inductive coupled plasma (ICP) etcher | Oxford Instruments | PlasmaPro System100 Cobra | |
Reactive ion etching (RIE) etcher | Applied Materials | P-5000 | |
Boundary element method (BEM) software | CPO Ltd. | Charged Particle Optics | |
Single crystaline (100) silicon wafer | STC | 4SWP02 | 100 mm / (100) / P-type / SSP / 525±25 μm |
metal tubes | Mcmaster-carr | 89935K69 | 316 Stainless Steel Tubing, 0.042" OD, 0.004" Wall Thickness |
Yb piece | Goodfellow | YB005110 | Ytterbium wire, purity 99.9% |
enriched 171Yb | Oak Ridge National Laboratory | Yb-171 | https://www.isotopes.gov/catalog/product.php?element=Ytterbium |
tantalum foil | The Nilaco Corporation | TI-453401 | 0.25x130x100mm 99.5% |
Kapton-insulated copper wire | Accu-glass | 18AWG (silver plated copper wire kapton insulted) | |
residual gas analyzer (RGA) | SRS | RGA200 | |
turbo pump | Agilent | Twistorr84 FS | |
all-metal valve | KJL | manual SS All-Metal Angle Valves (CF flanged) | |
Leak detector (used as a rough pump) | Varian | PD03 | |
ion gauges | Agilent | UHV-24p | |
ion pump | Agilent | VacIon Plus 20 | |
NEG pump | SAES Getters | CapaciTorr D400 | |
spherical octagon | Kimball Physics | MCF600-SphOct-F2C8 | |
ZIF socket | Tactic Electronics | P/N 100-4680-002A | |
multi-pin feedthroughs | Accu-Glass | 6-100531 | |
25 D-sub gender adapters | Accu-Glass | 104101 | |
Recessed viewport | Culham Centre for Fusion Energy | 100CF 316LN+20.9 Re-Entrant 316 (Custom order) | Disc material: 60cv Fused Silica 4mm THK, TWE Lambda 1/10, 20/10 Scratch-Dig |
Recessed viewport AR coating | LaserOptik | AR355nm/0-6° HT370-650nm/0-36° on UHV (Custom order) | AR coating was performed in the middle of the fabrication of the recessed viewport |
Digital-analog converter | AdLink | PCIe-6216V-GL | |
369.5nm laser | Toptica | TA-SHG Pro | |
369.5nm laser | Moglabs | ECD004 + 370LD10 + DLC102/HC | |
399nm laser | Toptica | DL 100 | |
935nm laser | Toptica | DL 100 | |
369.5nm & 399nm optical fiber | Coherent | NUV-320-K1 | Patch cables are connectorized by Costal Connections. |
935nm optical fiber | GouldFiber Optics | PSK-000626 | 50/50 fiber beam splitter made of Corning HI-780 single mode fiber to combine 935nm and 638nm together. |
Wavelength meter | High Finesse | WSU-2 | |
temporary mirror | Thorlabs | PF10-03-P01 | |
Dichroic mirror | Semrock | FF647-SDi01-25×36 | |
369.5nm & 399nm collimator | Micro Laser Systems | FC5-UV-T/A | |
935nm collimator | Schäfter + Kirchhoff | 60FC-0-M8-10 | |
369.5nm focusing lens | CVI | PLCX-25.4-77.3-UV-355-399 | Focal length: ~163mm @ 369.5nm |
399nm & 935nm focusing lens | CVI | PLCX-25.4-64.4-UV-355-399 | Focal length: ~137mm @ 399nm, ~143mm @ 935nm |
imaging lens | Photon Gear | P/N 15470 | |
369.5nm bandpass filter | Semrock | FF01-370/6-25 | |
399nm bandpass filter | Semrock | FF01-395/11-25 | |
IR filter | Semrock | FF01-650/SP-25 | |
EMCCD camera | Andor Technology | DU-897U-CS0-EXF | |
PMT | Hamamatsu | H10682-210 |