A method for the growth of low temperature vertically-aligned carbon nanotubes, and the subsequent fabrication of vertical interconnect electrical test structures using semiconductor fabrication is presented.
We demonstrate a method for the low temperature growth (350 °C) of vertically-aligned carbon nanotubes (CNT) bundles on electrically conductive thin-films. Due to the low growth temperature, the process allows integration with modern low-κ dielectrics and some flexible substrates. The process is compatible with standard semiconductor fabrication, and a method for the fabrication of electrical 4-point probe test structures for vertical interconnect test structures is presented. Using scanning electron microscopy the morphology of the CNT bundles is investigated, which demonstrates vertical alignment of the CNT and can be used to tune the CNT growth time. With Raman spectroscopy the crystallinity of the CNT is investigated. It was found that the CNT have many defects, due to the low growth temperature. The electrical current-voltage measurements of the test vertical interconnects displays a linear response, indicating good ohmic contact was achieved between the CNT bundle and the top and bottom metal electrodes. The obtained resistivities of the CNT bundle are among the average values in the literature, while a record-low CNT growth temperature was used.
Kupfer und Wolfram, die Metalle, die derzeit für die Leiterbahnen in State-of-the-Art-Integrationsgrad (VLSI) Technologie verwendet werden, nähern sich ihre physikalischen Grenzen in Bezug auf Zuverlässigkeit und elektrische Leitfähigkeit 1. Während des Herunterskalierung Transistoren ihre Leistung im Allgemeinen verbessert, es tatsächlich erhöht den Widerstand und die Stromdichte der Leiterbahnen. Dies führte zu Verbindungen dominiert den integrierten Schaltkreis (IC) Leistung in Bezug auf Verzögerung und Stromverbrauch 2.
Carbon Nanotubes (CNT) sind als Alternative für Cu und W-Metallisierung vorgeschlagen worden, vor allem für vertikale Verbindungen (Vias) als CNT kann leicht vertikal 3 angebaut. CNT ist gezeigt worden, ausgezeichnete elektrische Zuverlässigkeit aufweisen, so dass eine bis zu 1000-mal höheren Stromdichte als Cu 4. Hinzu kommt, dass CNT nicht von der Oberfläche und Korngrenzenstreuung zu leiden, die Erhöhung wird die resistivity von Cu im Nanometerbereich 5. Schließlich CNT wurde gezeigt, daß eine ausgezeichnete thermische Leiter 6, der im Wärmemanagement in VLSI-Chips unterstützen kann.
Für eine erfolgreiche Integration von CNT in der VLSI-Technologie ist es wichtig, dass die Wachstumsprozesse für die CNT mit der Halbleiterherstellung kompatibel gemacht. Dies erfordert das Niedertemperaturwachstum von CNT (<400 ° C) unter Verwendung von Materialien und Ausrüstung, die als verträglich und skalierbar Großproduktion sind. Obwohl viele Beispiele von CNT Test Durchkontaktierungen sind in der Literatur 7,8,9,10,11,12,13,14 demonstriert worden, die meisten von ihnen verwenden Fe als Katalysator, der als eine Verunreinigung in der IC-Herstellung 15 gilt. Außerdem ist die Aufwachstemperatur in vielen dieser Arbeiten verwendet viel höher als die obere Grenze von 400 ° C. Vorzugsweise CNT sollte sogar unter 350 ° C gehalten werden, um die Integration mit modernen Nieder κ-Dielektrika oder flexible ermöglichenSubstraten.
Hier präsentieren wir eine skalierbare Methode zur wachsenden CNT bei Temperaturen bis zu 350 ° C unter Verwendung von Co als Katalysator 16. Diese Methode ist von Interesse für die Herstellung von verschiedenen elektrischen Strukturen, die aus vertikal ausgerichteten CNT in integrierten Schaltungen, die von Verbindungs- und Elektroden an Super-Kondensatoren und Feldemissionsvorrichtungen. Der Co-Katalysator Metall wird oft in der IC-Herstellung für die Herstellung von Silizid von 17 verwendet, während TiN ist eine häufig verwendete Sperrmaterial 7. Darüber hinaus zeigen wir ein Verfahren zur Herstellung CNT Test Vias während nur unter Verwendung von Techniken aus Standard-Halbleiterfertigung. Damit werden CNT Test Durchkontaktierungen hergestellt, durch Rasterelektronenmikroskopie (SEM) und Raman-Spektroskopie und elektrisch charakterisiert inspiziert.
Figur 1 zeigt einen schematischen Überblick über den Aufbau in dieser Arbeit hergestellt ist, und die in dem 4-Punkt-Sondenmessungen verwendet wurde. Indem das Potential über die Sonden tragenden kein Strom gemessen wird, kann die genaue Potentialabfall (V H -V L) über dem zentralen CNT Bündels und seine Kontakte an die Metall gemessen werden. Größeren Durchmesser CNT Bündel werden verwendet, um die untere TiN-Schicht von den Kontaktflächen zu kontaktieren, um den Gesamtwi…
The authors have nothing to disclose.
Part of the work has been performed in the project JEMSiP_3D, which is funded by the Public Authorities in France, Germany, Hungary, The Netherlands, Norway and Sweden, as well as by the ENIAC Joint Undertaking. The authors would like to thank the Dimes Technology Centre staff for processing support.
Materials | Company | Catalog Number | Comments/Description |
Si (100) wafer 4" | International Wafer Service | Resisitivity: 2-5 mΩ-cm, thickness: 525 µm | |
Ti-sputtertarget (99.995 % purity) | Praxair | ||
Al (1% Si)-sputtertarget (99.999 % purity) | Praxair | ||
Co (99.95 % purity) | Kurt J. Lesker | ||
Chemicals | Company | Catalog Number | Comments/Description |
SPR3012 positive photoresist | Dow Electronic Materials | ||
MF-322 developer | Dow Electronic Materials | ||
HNO3 (99.9 %) | KMG Ultra Pure Chemicals | ||
HNO3 (69.5%) | KMG Ultra Pure Chemicals | ||
HF 0.55% | Honeywell | ||
Tetrahydrofuran | JT Baker | ||
Acetone | Sigma-Aldrich | ||
ECI3027 positive photoresist | AZ | ||
Tetraethyl orthosilicate (TEOS) | Praxair | ||
Gasses | Company | Catalog Number | Comments/Description |
N2 (99.9990%) | Praxair | ||
O2 (99.9999%) | Praxair | ||
CF4 (99.9970%) | Praxair | ||
CL2 (99.9900%) | Praxair | ||
HBr (99.9950%) | Praxair | ||
Ar (99.9990%) | Praxair | ||
C2F6 (99.9990%) | Praxair | ||
CHF3 (99.9950%) | Praxair | ||
H2 (99.9950%) | Praxair | ||
C2H2 (99.6000%) | Praxair | ||
Equipment | Company | Catalog Number | Comments/Description |
EVG 120 coater/developer | EVG | ||
ASML PAS5500/80 waferstepper | ASML | ||
SPTS Ωmega 201 plasma etcher | SPTS | Used for Si and metal etching | |
SPTS Σigma sputter coater | SPTS | ||
Novellus Concept One PECVD | LAM | ||
Drytek 384T plasma etcher | LAM | Used for oxide etching | |
CHA Solution e-beam evaporator | CHA | ||
AIXTRON BlackMagic Pro CVD tool | AIXTRON | Carbon nanotube growth | |
Philips XL50 scanning electron microscope | FEI | ||
Tepla 300 | PVA TePla | Resist plasma stripper | |
Avenger rinser dryer | Microporcess Technologies | ||
Leitz MPV-SP reflecometer | Leitz | ||
Renishaw inVia Raman spectroscope | Renishaw | ||
Agilent 4156C parameter spectrum analyzer | Agilent | ||
Cascade Microtech probe station | Cascade Microtech |