Silicio metallico-ossido-semiconduttore Quantum Dots per singolo elettrone di pompaggio

Fabrication dispositivo Il processo di microfabbricazione iniziale (comma 1 del protocollo) è eseguita su uno spot di 4 pollici ad alta purezza wafer di silicio (di tipo n concentrazione di drogaggio ≈ 10 12 cm 3; resistività> 10 kΩcm; spessore = 310-340 micron ). Lo scopo è di realizzare il substrato su cui verranno depositati gli elettrodi di gate. Questo substrato è costituito da una regione intrinseca ricoperto con ossido di campo (passo 1.1), una regione N + ricoperto con ossido di campo (passo 1.2), una regione intrinseca ricoperto con ossido di gate di alta qualità (passo 1.3), e metallizzato n + regione per contatti ohmici (passo 1.4). Figure 1A-D illustrano le fasi principali del processo di microfabbricazione. figura 1E mostra un'immagine microscopica di un campo substrato dopo microfabbricazione. La dimensione minima per litografia in questa fase è di circa 4 micron. Il SiO2 strato di ossido cresciuto nel passaggio 1.1 ha uno spessore nominale di 100 nm e viene usato come strato di passivazione. Le regioni di tipo N che agiscono come conduttori resistivi vengono ottenuti tramite fosforo diffusione. La densità di destinazione doping è di circa 19 Ottobre – 20 Ottobre cm 3. L'alta qualità SiO 2 che è selettivamente coltivata per essere utilizzato come dielettrico di gate ha uno spessore nominale di 5 nm. La densità dei difetti interfaccia di riferimento è <10 10 eV -1 cm -2 a metà gap. Un forno tripla parete dedicato e appositamente costruito viene utilizzato per questo processo. Questo sistema è progettato per minimizzare la contaminazione da ioni di metalli pesanti e ioni alcalini mobili, nonché evitare che l'umidità diffondere nella camera di ossidazione. Per formare i contatti elettrici, pastiglie alluminio sono depositati mediante evaporazione a fascio elettronico da parte delle regioni di tipo n. Il processo di nanofabbricazione (vedi comma 2) viene eseguita sul chip substrAtes ottenuti dal taglio a cubetti il ​​wafer trattati al punto 1. L'obiettivo è quello di realizzare elettrodi di gate scala nanometrica utilizzati per definire elettrostaticamente i QD MOS. Ogni corsa nanofabbricazione produce tipicamente 10-15 campioni dispositivo completo. Elettronico a scansione (SEM) per immagini di 1-2 dispositivi per partita è di solito effettuata per confermare che le fasi di litografia EBL hanno avuto successo. Poiché immagini SEM può iniettare cariche nel substrato o nelle porte metalliche e causare perdite, solo un piccolo numero di dispositivi è controllata in questo modo, mentre il resto viene testato elettricamente. Dimensione minima per litografia in questa fase è di circa 35 nm. Per ottenere una buona uniformità dei film depositati Al, il metallo viene evaporato a velocità lenta a pochi angstrom / secondo, mentre il substrato è montato su un palco rotante. Ciò è mantenuta a temperatura ambiente, e la granulometria Al è stimata essere di circa 20 nm. La figura 2A illustra le principali fasi del nanofabricatioprocesso n. la figura 2B mostra un'immagine SEM con cui si verifica la corretta definizione degli elettrodi di gate. In generale, si punta alla realizzazione di quelle porte che definiscono direttamente la QD (BL, BR e PL) con la dimensione più piccola possibile caratteristica. Al contrario, quelle porte utilizzati per definire i serbatoi di elettroni (DL e SL) possono avere dimensioni più grandi per evitare la discretizzazione involontaria dei livelli energetici nelle derivazioni. Le nano-scala Ti / Pt marcatori realizzati in fase 2.3 sono utilizzati come riferimento per l'allineamento costante dei tre strati di porte. Platinum è scelto per la sua eccellente contrasto rispetto alla superficie SiO 2 in e-beam. Il titanio è utilizzato per migliorare l'adesione. In tutte le fasi del processo di fabbricazione, pinzette carbonio-tip vengono utilizzati per gestire i chip, in modo da ridurre il rischio di scariche elettrostatiche distruttiva (ESD). Infine, al fine di effettuare misurazioni elettriche su individispositivi doppi, ogni chip ha bisogno di essere spaccati in pezzi più piccoli di circa 2 x 2 mm 2 (comma 3). Ogni pezzo viene poi incollato su un circuito stampato su misura (Rogers R03010 bassa perdita dielettrica) i cui perni sono collegati agli elettrodi del dispositivo attraverso Al fili. Wire bonding è effettuata con una macchina bonder cuneo senza scaldare le fiches. La scelta dei parametri di legame appropriati si basa su due considerazioni. Da un lato, il legame del filo deve perforare l'Al y O x strato termico e fare buon contatto metallo-metallo con pad di gate. D'altra parte, uno stress meccanico eccessivo può provocare un evento che danneggia l'ossido di campo sotto la porta e causare perdite substrato punch-trogolo. Durante il processo di cablaggio, l'uso di un bracciale antistatico è consigliabile per evitare scariche elettrostatiche. In figura 3, un chip con 6 dispositivi individuali è incollato sul PCB. Test di integrità del dispositivo Before caricamento di un dispositivo in una piattaforma di misura della temperatura mK come un frigorifero diluizione, test elettrici preliminari sono effettuati a 4,2 K per controllare l'integrità del campione (vedi sotto-sezione 4 del protocollo). A tal fine, il PCB è inserito in un involucro di rame senza ossigeno ed è montato su una sonda tuffo, che viene poi immerso in un liquido He. Il test iniziale è tipicamente una prova di tenuta che viene eseguita sequenzialmente su ciascuna porta. Un'unità source-misura è collegata ad un elettrodo di gate individuo mentre gli altri sono messi a terra. La tensione è dilagato fino a 1,5 V e la corrente viene misurata alla fonte. All'interno di questo campo di tensione, un cancello che funziona correttamente non dovrebbe condurre, perché lo strato SiO 2 isola il metallo dal substrato di silicio e Al y O x isola porte sovrapposte. Tipicamente, ripartizione ossido si verifica per tensioni superiori a ~ 4 V, in funzione della geometria del dispositivo e ossido thickness. Pertanto, se viene rilevata corrente durante il test, è probabile che almeno uno degli strati di ossido è danneggiato ed il dispositivo deve essere scartato. Generalmente, meno del 10% delle porte mostrano perdite. La resa è noto a risentire sviluppo planare degli elettrodi di gate. In particolare, maggiore è la sovrapposizione delle porte con la regione di ossido di porta più probabile sarà avere gate-to-substrato perdite. Analogamente, maggiore è la sovrapposizione tra le porte di diversi strati più probabile il verificarsi di gate-to-gate perdite sarà. La resa citato è rilevante per cancelli che occupano una superficie di circa 50 micron 2 sul ossido sottile e con interstrato sovrapposizioni di circa 0,5 micron 2. Una volta che il dispositivo ha superato la prova di tenuta iniziale, i contatti di source e drain sono collegati ad un amplificatore lock-in e le porte ad una cremagliera modulare batteria controllabile tensione. In questa configurazione, il dispositivo è acceso on per dilagare a livello globale su tutte le tensioni di gate contemporaneamente. Successivamente, ogni tensione di gate è separatamente decelerato fino mantenendo gli altri al alte tensioni per verificare la capacità delle singole porte per pizzicare la corrente. Figura 4A mostra tracce rappresentativi di tali misurazioni. L'assenza di una o source-drain di conduzione pathway o individuo cancello pinch-off è spesso un'indicazione di qualche tipo di danno cancello come esplosione cancello o discontinuità di metallo. Infine, la corrente di source-drain viene misurata in funzione della polarizzazione source-drain e tensione di gate stantuffo per osservare la firma di Coulomb blocco 16 (vedi Figura 4B). Misure Una volta trovato un dispositivo idoneo, viene smontato Egli liquido, e asciugato con una pistola ad aria calda per evitare la formazione di umidità che può causare ESD. Infine, viene trasferito in un refrigeratore a diluizione. <p class = "jove_content"> Gli esperimenti vengono eseguiti in una diluizione di plastica frigorifero self-made con una temperatura di base di circa 100 mK. Il criostato è in una camera a vuoto immerso in un bagno di 4.2 K elio. Le linee elettriche sono termalizzata al piatto 1 K, che è anche utilizzato per condensare il vapore in entrata 3He. Nella camera di miscelazione, il trasferimento endotermico di 3He atomi dalla 3He-fase ricca in fase 3He-diluita permette al sistema di raggiungere una temperatura di base di circa 100 mK. Come mostrato in figura 5, il frigorifero è dotato di 20 linee cc e 3 linee rf utilizzati per collegare l'elettronica a temperatura ambiente al dispositivo a bassa temperatura. Cinque delle linee DC sono cavi Thermocoax e 15 sono Twisted Pair fili del telaio. Queste linee collegano gli elettrodi di gate del campione da sorgenti di tensione dc alimentati a batteria. Divisori di tensione a RT sono utilizzati per ridurre il rumore elettrico sulle singole porte. Le linee RF sono cavi coassiali semirigidi che sono attenuato di 10 dB a 4 K per ridurre il rumore termico e dc bloccato a RT. Tali linee sono collegate alle guide d'onda complanari dei tee polarizzazione sul PCB. Un amplificatore di transimpedenza basso rumore e di un multimetro digitale vengono utilizzati per misurare la corrente generata dalla pompa. L'elettronica è collegata al dispositivo tramite optoisolatori a batteria per impedire la formazione di anelli di massa. I segnali di trasmissione RF sono prodotti da un generatore di forme d'onda arbitrarie cui massa è isolato da quello del criostato mediante un componente di blocco dc (vedi Figura 5). Il PCB contiene 16 linee in corrente continua pure e 4 linee di tee di polarizzazione utilizzate per combinare tensione CC e CA a bassa temperatura. Come mostrato nella Figura 3B, componenti discreti RC sono utilizzati per realizzare il collegamento a T (R = 100 k, C = 10 nF), e 50 Ω-abbinati guide d'onda complanari integrati vengono utilizzati per la propagazione di segnali ad alta frequenza. e_content "> Una volta che il dispositivo è a temperatura mK, le tensioni di gate sono regolati in modo che solo elettrone occupazione nel QD è raggiunto. In particolare, barriere tunnel sono formati sotto porte BL e BR, ed uno strato di accumulazione di elettroni è indotta sotto cancelli PL, SL e DL. A tal fine, le tensioni di gate barriera sono impostati sotto della loro accensione valori, mentre le porte di accumulo sono polarizzati ad una superiore alla tensione di attivazione. In questo modo un QD è formato sotto cancello PL e il suo sviluppo planare è controllata tramite cancelli C1 e C2 cui tensioni sono mantenuti sotto della loro accensione valori per indurre confinamento elettrostatica. Successivamente, i segnali RF sono accesi per modulare periodicamente la trasparenza della barriera tunnel (s), e l'elettrochimica potenziale del punto. singolo elettrone pompaggio si ottiene con una o due tensioni sinusoidali di guida. Nel caso di azionamento di un segnale, il segnale di pilotaggio viene applicato alla porta BL per modulare il potenziale della barriera tunnel alla mano sinistra -latoQD. Nel caso dell'azionamento due segnali, le eccitazioni ac sono applicati ai cancelli BL e PL per modulare le potenzialità di entrambi barriera sinistra e QD alla stessa frequenza, ma con diverse fasi e ampiezze. Questi ulteriori gradi di libertà permettono di regolare la direzione del trasferimento elettronico 13. Un processo iterativo è in genere necessario per regolare i principali parametri sperimentali (ad esempio, ampiezze di segnale auto rf / fasi e tensioni di gate dc) e raggiungere ottimale di quantizzazione corrente. Si noti che nessuno dei due protocolli di pompaggio ha bisogno di un pregiudizio pozzo-sorgente per eseguire trasferimenti di carica. Quindi, gli elettrodi di source e drain sono messi a terra durante il funzionamento della pompa. La Figura 6 mostra la caratteristica altipiani corrente multipli interi di ef ottenuti applicando un segnale di pilotaggio a due sinusoidale alla barriera di ingresso (BL) e lo stantuffo (PL) cancello. Questi dati sono presi ad una frequenza di pilotaggio relativamente bassa (10 MHz) per i quali il t sintonia dei parametri può essere eseguita rapidamente. In pratica, è desiderabile utilizzare la pompa diverse centinaia di MHz, tipicamente richiedono un gran ottimizzazione dei parametri più fine 13. Figura 1. Microfabrication. (A) Schema di fasi principali microfabbricazione. Cartoni animati, non sono in scala. (B) Realizzazione di una regione drogata per contatti ohmici. (C) Realizzazione di ossido di gate. (D) Metallizzazione di contatti ohmici. (E) microscopico immagine di un singolo campo su un chip dopo il processo di microfabbricazione è completato. La dimensione del campo è di 1,2 x 1,2 mm 2. Clicca qui per vedere una versione più grande di questa figura. tenda "fo: keep-together.within-page =" always "> Figura 2. Nanofabrication. (A) processo di fabbricazione per i singoli strati del cancello. Cartoni animati, non sono in scala. (B) Il cancello nanostruttura a 3 strati utilizzato per esperimenti di carica di pompaggio. Sinistra: SEM immagine di un dispositivo simile a quello utilizzato per le misurazioni. A destra:. Schema viste in sezione del dispositivo attraverso X-cut e Y-cut Cliccate qui per vedere una versione più grande di questa figura. Figura 3. Collegamenti elettrici al campione. (A) layout del circuito stampato. (B) ingrandimento di una regione della PCB con un bias-tee (sinistra) und circuito equivalente (a destra). (C) Un chip con 6 campi singoli incollati sul supporto del chip e fili di collegamento per il collegamento elettrico al PCB. (D) l'immagine al microscopio di un singolo campo dopo nanofabbricazione. (E) SEM immagine del layout porta al centro della regione di ossido di porta. Cliccate qui per vedere una versione più grande di questa figura. Figura 4. prove preliminari. (A) Corrente Source-drain ac (root mean square) in funzione delle diverse tensioni di gate. Le tracce sono misurati con un amplificatore lock-in con 50 mV RMS eccitazione a 113.17 Hz. Per tensione di gate individuo ripercorre le tensioni di gate rimanenti sono fissate a 2,0 V, ad eccezione di V C1 = <em> V C2 = 0,0 V. (B) Mappa dei colori di corrente source-drain in funzione di stantuffo tensione gate e source-drain tensione di polarizzazione. V SL = 1,5 V, V DL = 1,15 V, V BL = 0,78 V, V BR = 0,85 V, V C1 = V C2 = 0.0 V. Clicca qui per vedere una versione più grande di questa figura. Linee Figura 5. Schema della misurazione di set-up. Venti dc (verde) e tre linee coassiali RF (nero) Collegare l'elettronica RT al PCB. Lo scarico della pompa (viola) è collegato ad un amplificatore di transimpedenza e un multimetro digitale tramite un optoisolatore, mentre il contatto di source (rosso) è collegato a massa. Collegamenti di terra separati (indicated con simboli diversi) vengono utilizzati per la strumentazione elettronica e le linee elettriche criostato. Cliccate qui per vedere una versione più grande di questa figura. Figura 6. quantizzazione attuale. Corrente pompato in funzione di V PL per due-segnale pilota sinusoidale di f = 10 MHz applicato a cancelli BL e PL. Differenza di fase = 49 °, V RF PL = V RF BL = 0,31 V pp. La posizione ideale degli altipiani di pompaggio a multipli interi di ef sono mostrati come linee orizzontali rosse. Clicca qui per vedere una versione più grande di questa figura.