In Situ Zeitabhängige Dielectric Breakdown im Transmissionselektronenmikroskop: eine Möglichkeit, die Fehlermechanismus in mikroelektronischen Bauelementen Verstehen

Da Cu-Leiterbahnen wurden zunächst in den ultra-Großintegration (ULSI) Technologie im Jahr 1997 ¹ eingeführt, low-k- ​​und Ultra-low-k (ULK) Dielektrika sind in die Back-End-of-line verabschiedet (BEoL) als Dämmstoffe zwischen on-Chip-Verbindungen. Die Kombination aus neuen Materialien, zB Cu für reduzierten Widerstand und Low-k / ULK Dielektrika für niedrigere Kapazität, überwindet die Effekte der erhöhten Widerstands-Kapazitäts (RC) Verzögerung durch Verbindungs ​​Maßschrumpfung ^{2, 3} entstehen. Jedoch wurde dieser Vorteil griffen durch die anhaltende aggressive Skalierung der Mikroelektronik in den letzten Jahren. Die Verwendung von Low-k / ULK Materialien führt in verschiedenen Herausforderungen in das Herstellungsverfahren und für die Zuverlässigkeit des Produkts, insbesondere wenn die Verbindungs ​​Tonhöhe ungefähr 100 nm oder weniger beträgt ^4-6.

TDDB bezieht sich auf die physikalischen Versagensmechanismus eines dielektrischen Materials als eine Funktion der Zeit,unter einem elektrischen Feld. Die TDDB Zuverlässigkeitstest wird gewöhnlich unter beschleunigten Bedingungen (erhöhte elektrische Feld und / oder erhöhter Temperatur) durchgeführt.

Die TDDB in On-Chip-Verbindungsstapel ist einer der kritischsten Ausfallmechanismen für die mikroelektronischen Vorrichtungen, die bereits intensive Bedenken hinsichtlich der Zuverlässigkeit Gemeinschaft angehoben hat. Es wird auch weiterhin im Rampenlicht an Zuverlässigkeit Ingenieure seit ULK Dielektrika mit noch schwächeren elektrischen und mechanischen Eigenschaften werden in die Geräte in Spitzentechnologie-Knoten integriert sein.

Dedizierte Experimente wurden durchgeführt, um den Fehlermechanismus TDDB ^7-9 zu untersuchen, und ein erheblicher Aufwand investiert wurde, um Modelle, die die Beziehung zwischen dem elektrischen Feld und der Lebensdauer der Vorrichtungen ^10-13 beschreiben entwickeln. Die vorhandenen Studien profitieren die Gemeinschaft der Zuverlässigkeit Ingenieure in der Mikroelektronik; jedoch viele challenges noch vorhanden sind und viele Fragen müssen noch im Detail zu beantworten. Zum Beispiel, um bewährte Modelle der physikalischen Versagensmechanismus und Abbaukinetik im TDDB Prozess zu beschreiben und die jeweiligen experimentellen Überprüfung fehlen noch. Als ein besonderer Bedarf wird eine geeignetere Modell benötigt, um die konservative √E-Modell ¹⁴ zu ersetzen.

Als ein sehr wichtiger Teil des TDDB Untersuchung ist typisch Fehleranalyse vor einer beispiellosen Herausforderung, das heißt, die umfassende und harte Beweise, um die Physik der Ausfallmechanismen und Abbaukinetik zu erklären. Anscheinend Inspektion Millionen von Vias und Meter von nanoskaligen Cu Linien eine nach der anderen, und Ex-situ-Bildgebung der Ausfall Seite ist nicht die richtige Wahl, um diese Hürde Herausforderung, denn es ist sehr zeitaufwendig und nur begrenzte Informationen über die Kinetik der Schadensmechanismus bereitgestellt werden kann. Daher wurde eine dringende Aufgabe entstanden, um eine Entwicklungnd Experimente zu optimieren und um ein besseres Verfahren zu bekommen, um die Versagensmechanismen TDDB und Abbaukinetik zu studieren.

In diesem Artikel zeigen wir Ihnen, eine in situ experimentelle Methodik, um die TDDB Fehlermechanismus in Cu / ULK Verbindungsstapel zu untersuchen. Eine TEM mit der Fähigkeit, mit hoher Bildqualität und der chemischen Analyse verwendet, um die kinetischen Prozess auf dedizierte Teststrukturen zu untersuchen. Die in situ-E-Test in den TEM-Experiment integriert, um einen erhöhten elektrischen Feldes an die Dielektrika bereitzustellen. Eine maßgeschneiderte "Spitze-Spitze" Struktur, bestehend aus vollständig gekapselt Cu-Leiterbahnen und isoliert von einem ULK Material wird in der 32-nm-CMOS-Technologie-Knoten ausgelegt. Die hier beschriebenen experimentellen Verfahren kann auch mit anderen Strukturen in der aktiven Geräte erweitert werden.