Summary

Стандартные и надежный метод для изготовления двумерных наноэлектроника

Published: August 28, 2018
doi:

Summary

Статья стремится ввести изготовление стандартных и надежной процедуры для разработки будущих низких размеров наноэлектроники.

Abstract

Двухмерный (2D) материалы привлекают огромное внимание из-за их уникальных свойств и потенциального применения. Так как вафельные масштаба синтез 2D материалов до сих пор в зарождающейся этапов, ученые нельзя полностью полагаться на полупроводниковой, традиционные методы для соответствующих исследований. Деликатных процессов от местонахождения материалов к определению электрода необходимо хорошо контролировать. В этой статье универсальный изготовление протокол требуемые в производство наноразмерных электроники, таких как 2D квази гетероперехода биполярных транзисторов (Q-HBT), 2D воротами вернуться транзисторов и демонстрируются. Этот протокол включает в себя определение материального положения, Электронная литография (РПЗ), металлическая электрода определение, и др. Шаг за шагом, изложение процедур изготовления для этих устройств также представлены. Кроме того результаты показывают, что каждый из готовых устройств достигла высокой производительности с высокой повторяемостью. Эта работа показывает всеобъемлющее описание потока процесса подготовки 2D нано электроники, позволяет исследовательские группы для доступа к этой информации и проложить путь к будущим электроники.

Introduction

С последних десятилетий, человечество переживает быстрое индивидуум в размере транзисторов и, следовательно, экспоненциальное увеличение числа транзисторов в интегральных схем (ИС). Это поддерживает непрерывный прогресс технологии на основе кремния дополнительные металл оксид полупроводник (CMOS)1. Кроме того эта нынешняя тенденция в размер и производительность готовых устройств по-прежнему на трек с Закон Мура, который гласит, что количество транзисторов на электронных чипов, а также их производительность, удваивается примерно каждые два года2. Транзисторов CMOS присутствуют в большинстве, если не всех, электронных устройств, доступных на рынке и таким образом делает его неотъемлемой частью человеческой жизни. Благодаря этому есть непрерывное требования для улучшения в чип размера и производительности, которые настаивали на производителей, чтобы сохранить следующие трек Закон Мура.

К сожалению Закон Мура, как представляется, близится к концу из-за количества тепла как больше кремния цепь втиснулся в небольшой области2. Это требует новых типов материалов, которые могут обеспечить то же самое, если не лучше, как кремний, и в то же время, могут быть реализованы в относительно меньших масштабах. Недавно новые перспективные материалы были субъектами многих материалов научных исследований. Такие материалы как одномерный (1D) углеродных нанотрубок3,4,5,6,7, 2D графена8,9,10, 11 , 12и переходных металлов dichalcogenides (TMDs)13,14,,1516,17,18, являются хорошими кандидатами, которые могут быть использованы как заменить на основе кремния CMOS и продолжать отслеживать Закон Мура.

Изготовление мелких устройств требует тщательного определения местоположения материал успешно перейти к другой технологии изготовления литографии и металлическим электродом определения. Таким образом метод, представленных в настоящем документе был разработан для удовлетворения этой потребности. По сравнению с традиционными полупроводниковых изготовление методы19, представленный в настоящем документе подход, портной установлены к развитию небольших устройств, которые необходимо уделить больше внимания с точки зрения расположения материала. Цель этого метода является надежно изготовить 2D Наноматериал устройств, таких как 2D воротами вернуться транзисторов и Q-HBTs, с помощью стандартного изготовления процессов. Это может служить в качестве платформы для разработки будущих nanodevice он прокладывает путь к производство будущих передовые нано-устройств.

В разделе разбирательства подробно обсуждаются процессы изготовления для устройств на базе материалов 2D, Q-HBT и 2D обратно закрытый транзистор. Электронный луч патронирования в сочетании с решимостью материала местоположение и металлическим электродом определение охватывает протокол, поскольку они требуются в обоих упомянутых процессах. Часть 1 описывает процесс поэтапного изготовления Q-HBTs20; и часть 2 демонстрирует универсальный подход к получить обратно закрытый транзисторов химическое парофазное осаждение дисульфид молибдена (2мес) старт21, который был полностью показан в статье от передачи. Подробный процесс проиллюстрирован в (рис. 1).

Protocol

1. процесс изготовления 2D квази гетероперехода транзисторов Подготовка коммерческих c плоскости Сапфир. Мыть весь односторонняя полированной Сапфир (2 дюйма) с помощью ацетона. Промойте сапфира с изопропиловым спиртом. Растут MoS2 сапфира с помощью CVD в го…

Representative Results

Процесс изготовления устройства были применены к несколько из соответствующего автора исследований, связанных с развитием 2D материала устройств. В этой части чтобы продемонстрировать эффективность протокола, рассмотренных выше представлены результаты некоторых и?…

Discussion

В этой статье демонстрируются подробные процедуры изготовления Роман электроники на базе 2D материалов в нанометровом масштабе. Поскольку процедуры подготовки образца каждого приложения имеют различия друг с другом, перекрытые процессы рассматривались как протокол. Электронный луч ?…

Offenlegungen

The authors have nothing to disclose.

Acknowledgements

Эта работа была поддержана национального научного Совета, Тайвань по контракту нет БОЛЬШИНСТВО 105-2112-M-003-016-MY3. Эта работа частично поддержали национальные лаборатории устройство Nano и электронным пучком лаборатории электротехники Национального Тайваньского университета.

Materials

E-gun Evaporator AST PEVA 600I
Au slug, 99.99% Well-Being Enterprise Co  N/A
Ti slug, 99.99% Well-Being Enterprise Co  N/A
E-beam Lithography System Elionix ELS7500-EX
Cold Wall CVD System Sulfur Science SCW600S
C-plane Sapphire substrate Summit-Tech X171999 (0001) ± 0.2 ° one side polished
100 nm SiO2/Si Fabricated in NDL
Ammonia Solution BASF Ammonia Solution 28% Selectipur
Molybdenum (Mo), 99.95% Summit-Tech  N/A
Tungsten (W), 99.95% Summit-Tech  N/A
Sulfur (S), 99.5% Sigma-Aldrich  13803
Polymethyl Methacrylate (PMMA) Microchem  8110788 Use for transfer process
Spin Coater Laurell  WS 400B 6NPP LITE
Acetone BASF Acetone EL Selectipur
Isopropanol (IPA) BASF 2-Propanol UPS
Photo Resist for EBL TOK TDUR-P-015
Plasma Cleaner Harrick Plasma PDC-32G Oxygen plasma

Referenzen

  1. Kim, Y. B. Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics. Transactions on Electrical and Electronic Materials. 11 (3), 93-105 (2010).
  2. Waldrop, M. M. The chips are down for Moore’s law. Nature. 530 (7589), 144-147 (2016).
  3. Lan, Y. W., Chang, W. H., et al. Effects of oxygen bonding on defective semiconducting and metallic single-walled carbon nanotube bundles. Carbon. 50 (12), 4619-4627 (2012).
  4. Lan, Y. W., Aravind, K., Wu, C. S., Kuan, C. H., Chang-Liao, K. S., Chen, C. D. Interplay of spin-orbit coupling and Zeeman effect probed by Kondo resonance in a carbon nanotube quantum dot. Carbon. 50 (10), 3748-3752 (2012).
  5. Lan, Y. W., Nguyen, L. N., Lai, S. J., Lin, M. C., Kuan, C. H., Chen, C. D. Identification of embedded charge defects in suspended silicon nanowires using a carbon-nanotube cantilever gate. Applied Physics Letters. 99 (5), (2011).
  6. De Volder, M. F. L., Tawfick, S. H., Baughman, R. H., Hart, A. J. Carbon nanotubes: present and future commercial applications. Science (New York, N.Y.). 339 (6119), 535-539 (2013).
  7. Eatemadi, A., Daraee, H., et al. Carbon nanotubes: Properties, synthesis, purification, and medical applications. Nanoscale Research Letters. 9 (1), 1-13 (2014).
  8. Lan, Y. W., Chang, W. H., et al. Polymer-free patterning of graphene at sub-10-nm scale by low-energy repetitive electron beam. Small. 10 (22), 4778-4784 (2014).
  9. Romero, M. F., Bosca, A., et al. Impact of 2D-Graphene on SiN Passivated AlGaN/GaN MIS-HEMTs Under Mist Exposure. IEEE Electron Device Letters. 38 (10), 1441-1444 (2017).
  10. Blaschke, B. M., Tort-Colet, N., et al. Mapping brain activity with flexible graphene micro-transistors. 2D Materials. 4 (2), 25040 (2017).
  11. Zhu, Z., Murtaza, I., Meng, H., Huang, W. Thin film transistors based on two dimensional graphene and graphene/semiconductor heterojunctions. RSC Advances. 7 (28), 17387-17397 (2017).
  12. Kim, S. J., Choi, K., Lee, B., Kim, Y., Hong, B. H. Materials for Flexible, Stretchable Electronics: Graphene and 2D Materials. Annual Review of Materials Research. 45 (1), 63-84 (2015).
  13. Manzeli, S., Ovchinnikov, D., Pasquier, D., Yazyev, O. V., Kis, A. 2D transition metal dichalcogenides. Nature Reviews Materials. 2, (2017).
  14. Kolobov, A. V., Tominaga, J. . Emerging Applications of 2D TMDCs. 239, 473-512 (2016).
  15. Nguyen, L. N., Lan, Y. W., et al. Resonant tunneling through discrete quantum states in stacked atomic-layered MoS2. Nano Letters. 14 (5), 2381-2386 (2014).
  16. Torres, C. M., Lan, Y. W., et al. High-Current Gain Two-Dimensional MoS2-Base Hot-Electron Transistors. Nano Letters. 15 (12), 7905-7912 (2015).
  17. Jariwala, D., Sangwan, V. K., Lauhon, L. J., Marks, T. J., Hersam, M. C. Emerging Device Applications for Semiconducting Two-Dimensional Transition Metal Dichalcogenides. ACS Nano. 8 (2), 1102-1120 (2014).
  18. Choi, W., Choudhary, N., Han, G. H., Park, J., Akinwande, D., Lee, Y. H. Recent development of two-dimensional transition metal dichalcogenides and their applications. Materials Today. 20 (3), 116-130 (2017).
  19. Xiao, H. . Introduction to Semiconductor Manufacturing Technology, Second Edition. , (2012).
  20. Lin, C. Y., Zhu, X., et al. Atomic-Monolayer Two-Dimensional Lateral Quasi-Heterojunction Bipolar Transistors with Resonant Tunneling Phenomenon. ACS Nano. 11 (11), 11015-11023 (2017).
  21. Qi, J., Lan, Y. W., et al. Piezoelectric effect in chemical vapour deposition-grown atomic-monolayer triangular molybdenum disulfide piezotronics. Nature Communications. 6, (2015).

Play Video

Diesen Artikel zitieren
Simbulan, K. B. C., Chen, P., Lin, Y., Lan, Y. A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics. J. Vis. Exp. (138), e57885, doi:10.3791/57885 (2018).

View Video