Summary

흐름 기반 Dielectrophoresis: 고성능 솔루션 처리 나노와이어 소자의 제조에 대 한 낮은 비용 방법

Published: December 07, 2017
doi:

Summary

이 종이, 흐름 보조 dielectrophoresis에 대 한 설명에 자기 조립의 나노와이어 장치. 실리콘 나노와이어 필드 효과 트랜지스터의 제조는 예를 들어 표시 됩니다.

Abstract

흐름 기반 dielectrophoresis (DEP)는 효율적인 자기 조립 방법에서 제어 하 고 재현할 수 위치, 맞춤 및 나노 와이어의 선택 이다. DEP은 나노와이어 분석, 특성, 그리고 솔루션 기반 반도체 소자의 제조에 사용 됩니다. 방법은 금속 전극 사이 교체 전기 분야를 적용 하 여 작동 합니다. 나노와이어 배합 중력을 사용 하 여 배합의 흐름을 만드는 경사 표면에 있는 전극에 다음 삭제 됩니다. 나노 와이어 다음 그라데이션 전기 분야 그리고 액체 흐름의 방향에 따라 정렬합니다. 낮은 트랩 밀도와 우수한 전도성 나노 와이어를 선택 하는 필드의 주파수를 조정할 수 있습니다.

이 작품에서 흐름 기반 DEP 나노와이어 필드 효과 트랜지스터를 만드는 데 사용 됩니다. 흐름 기반 DEP는 여러 가지 이점이 있다: 그것은 허용 한다 나노와이어의 전기적 특성; 나노와이어 길이;의 제어 특정 지역; 나노 와이어의 배치 나노 와이어;의 방향 제어 및 제어 장치에 나노와이어 밀도 의입니다.

기술 가스 센서 및 전자 레인지 스위치와 같은 다른 많은 응용 프로그램을 확장할 수 있습니다. 기술은 효율적, 빠르고, 재현성, 이며 소설 nanomaterials의 테스트에 이상적 묽 게 한 해결책의 최소 금액을 사용 하 여. 나노와이어 소자의 웨이퍼 규모 조립 또한 얻을 수 있습니다이 기술을 사용 하 여 테스트용 샘플의 많은 수를 수 있도록 큰 지역 전자 응용 프로그램.

Introduction

미리 정의 된 기판 위치에 나노 입자의 제어 및 재현성 어셈블리 솔루션 처리 전자 및 광학 장치에서 반도체 또는 실시 나노 입자를 활용 하 여 주요 과제 중 하나입니다. 고성능 장치에 대 한 그것은 또한 매우 도움이 우선 크기, 그리고 특정 전자 속성을 포함 하 여, 예를 들어, 높은 전도도 및 표면 트랩의 낮은 밀도와 나노 입자를 선택할 수 있습니다. 포함 한 나노와이어, 나노튜브, 나노 성장에 있는 뜻깊은 진도도 불구 하 고 일부 유사 나노 속성은 항상 존재, 그리고 선택 단계 크게1 나노 기반 장치 성능 향상 ,2.

이 작품에서 보여준 흐름 기반 DEP 방법의 목적은 고성능 나노와이어 필드 효과 트랜지스터 금속 접촉에 제어 반도체 나노 와이어 어셈블리를 표시 하 여 위의 문제를 해결 하기. DEP의 나노와이어 장치 제조 나노 와이어, 나노 와이어의 정렬/방향 및 원하는 속성을 통해 DEP 신호 주파수 선택1나노 와이어의 선택의 위치를 포함 하 여 한 번에 여러 가지 문제를 해결 합니다. 가스 센서3, 트랜지스터1에서 배열 하는 수많은 다른 장치에 대 한 DEP를 사용 하 고 RF 스위치4,5, 분석7에 대 한 박테리아의 위치를.

DEP 전극8에서 자기 조립 나노 와이어 결과 균일 하지 않은 전기 분야의 응용을 통해 polarizable 입자의 조작 이다. 방법은 박테리아9,10 의 조작을 위해 원래 개발 되었다 하지만 이후 나노 와이어 및 나노 재료의 조작에 확장 되었습니다.

나노 입자의 DEP 솔루션 처리 크게 여러 photomasking, 이온 주입, 높은 온도14, 어 닐 링 및 에칭에 따라 전통적인 하향식 기술을 다른 반도체 장치 제작 가능 단계입니다. DEP는 이미 합성 된 나노 입자를 조작, 낮은 온도, 상향식 제조 기술11이 합니다. 이 방법은 온도 민감한, 유연한 플라스틱 기판6,,1213를 포함 하 여 거의 모든 기판에 대규모 나노와이어 장치를 수 있습니다.

이 작품에서 고성능 p-타입 실리콘 나노와이어 필드 효과 트랜지스터 흐름 기반 DEP를 사용 하 여 조작 하 고 FET 전류-전압 특성을 실시. 이 작품에 사용 된 실리콘 나노 와이어 슈퍼 액체 액체 고체 (SFLS) 방법15,16통해 성장 된다. 나노 와이어 의도적으로 첨가 되 고 길이 약 10-50 µ m 직경에서 30-40 nm 이다. SFLS 성장 방법은 매우 매력적인 이후 업계의 나노와이어 재료15확장 가능한 금액을 제공할 수 있습니다. 제안 된 나노와이어 어셈블리 방법론 InAs13, SnO23, GaN18등 다른 반도체 나노와이어 재료에 직접 적용 됩니다. 전도성 나노 와이어19 를 정렬 하 고 나노 입자 전극 간격20에 걸쳐 위치 하는 기술 또한 확장할 수 있습니다.

Protocol

주의: 모든 절차 하지 않는 한 달리 명시 된 일어나는 클린 룸 환경 및 위험 평가에 안전을 보장 하기 위해 나노 와이어 및 화학 처리 하는 동안 완료 되었습니다. 나노 소재 건강 영향으로는 아직 알 수 있고 적절 한 처리 되어야 한다 그래서21돌 수 있습니다. 참고: 프로세스 DEP 연락처를 정의 하는 첫 번째 평판과 금속 증 착 단계 다음 기판의 준비로 시작 합?…

Representative Results

깨끗 한에서 bilayer 사진 평판 결과 급격히 전극 정의. 예제 (그림 1A)에서 간 digitated 손가락 구조는 10 µ m의 채널 길이 함께 사용 되었다. 이러한 구조는 DEP 힘이 적용 될 때 나노 와이어의 최대 수를 큰 영역을 수 있습니다. 그림 1B 하단 게이트 나노와이어 FET 소자의 회로도 보여준다. <p class="jove_content" fo:keep-together.within-page="1"…

Discussion

성공적인 제조 및 소자의 성능을 여러 가지 요인에 따라 달라 집니다. 이러한 배합, 용 매, DEP, 주파수 및 장치 전극1에 현재 나노 와이어의 수의 제어의 선택에 나노와이어 밀도 및 유통 포함 됩니다.

반복 작업 장치 달성 중요 한 단계 중 하나는 클러스터 또는 덩어리 없이 나노와이어 정립의 준비 합니다. 정립은 DEP 덩어리의 수를 줄이기 위해 및 나노와이어…

Offenlegungen

The authors have nothing to disclose.

Acknowledgements

저자는 재정 지원과 교수 브라이언 A. Korgel ESPRC 및 배 시스템 및이 작업에 사용 되는 실리콘 나노 와이어를 성장 하는 SFLS의 공급에 대 한 그의 그룹을 감사 하 고 싶습니다.

Materials

Silicon/silicon dioxide wafer, CZ method growth, 100mm diameter,  300 nm oxide thermal growth,  n-doped phosphorus Si-Mat (Silicon materials) http://si-mat.com/
Acetone (200ml) Sigma Aldrich W332615
Isopropanol (200ml) Sigma Aldrich W292907
Deionised water (150ml) On site supply
Photoresist (A) SF6 PMGI under etch photoresit (approx 1 ml per sample) Microchem  http://microchem.com/pdf/PMGI-Resists-data-sheetV-rhcedit-102206.pdf
Photoresist (B) S1805 photoresit) (approx 1 ml per sample) Microchem  http://www.microchem.com/PDFs_Dow/S1800.pdf
Photoresist developer (A) Microposit  MF319  (100ml) Microchem  http://microchem.com/products/images/uploads/MF_319_Data_Sheet.pdf
Photoresist remover (A) Microposit remover 1165 (300ml (2 baths 150 each)) Microchem  http://micromaterialstech.com/wp-content/dow_electronic_materials/datasheets/1165_Remover.pdf

Referenzen

  1. Constantinou, M., Rigas, G. P., et al. Simultaneous Tunable Selection and Self-Assembly of Si Nanowires from Heterogeneous Feedstock. ACS Nano. , (2016).
  2. Constantinou, M., Hoettges, K. F., et al. Rapid determination of nanowires electrical properties using a dielectrophoresis-well based system. App. Phy. Lett. 110 (13), 1-6 (2017).
  3. Huang, H., Lee, Y. C., Tan, O. K., Zhou, W., Peng, N., Zhang, Q. High sensitivity SnO2 single-nanorod sensors for the detection of H2 gas at low temperature. Nanotech. 20 (11), 115501 (2009).
  4. Rutherglen, C., Jain, D., Burke, P. Nanotube electronics for radiofrequency applications. Nat. nanotech. 4 (12), 811-819 (2009).
  5. Kang, M. G., Hwang, D. H., Kim, B. S., Whang, D., Hwang, S. W. RF characterization of germanium nanowire field effect transistors. AIP Conf. Proc. 1399 (2011), 319-320 (2011).
  6. Collet, M., Salomon, S., et al. Large-scale assembly of single nanowires through capillary-assisted dielectrophoresis. Adv. Mat. 27 (7), 1268-1273 (2015).
  7. Pethig, R. Dielectrophoresis: Status of the theory, technology, and applications. Biomicrofluidics. 4 (2), (2010).
  8. Jones, T. B. . Electromechanics of particles. (2), (1995).
  9. El-Ali, J., Sorger, P. K., Jensen, K. F. Cells on chips. Nat. 442 (7101), 403-411 (2006).
  10. Doh, I., Cho, Y. H. A continuous cell separation chip using hydrodynamic dielectrophoresis (DEP) process. Sensrs. and Actrs, A: Phys. 121 (1), 59-65 (2005).
  11. Freer, E. M., Grachev, O., Duan, X., Martin, S., Stumbo, D. P. High-yield self-limiting single-nanowire assembly with dielectrophoresis. Nat. nanotech. 5 (7), 525-530 (2010).
  12. Monica, A. H., Papadakis, S. J., Osiander, R., Paranjape, M. Wafer-level assembly of carbon nanotube networks using dielectrophoresis. Nanotech. 19, 85303 (2008).
  13. Raychaudhuri, S., Dayeh, S. A., Wang, D., Yu, E. T. Precise semiconductor nanowire placement through dielectrophoresis. Nano Lett. 9 (6), 2260-2266 (2009).
  14. Schmidt, V., Riel, H., Senz, S., Karg, S., Riess, W., Gösele, U. Realization of a silicon nanowire vertical surround-gate field-effect transistor. Small. 2 (1), 85-88 (2006).
  15. Hanrath, T., Korgel, B. A. Supercritical fluid-liquid-solid (SFLS) synthesis of Si and Ge nanowires seeded by colloidal metal nanocrystals. Adv. Mat. 15 (5), 437-440 (2003).
  16. Heitsch, A. T., Akhavan, V. A., Korgel, B. A. Rapid SFLS synthesis of Si nanowires using trisilane with in situ alkyl-amine passivation. Chem. of Mat. 23 (11), 2697-2699 (2011).
  17. Constantinou, M., Stolojan, V., et al. Interface Passivation and Trap Reduction via a Solution-Based Method for Near-Zero Hysteresis Nanowire Field-Effect Transistors. ACS App. Mat. and Intf. 7 (40), 22115-22120 (2015).
  18. Kim, T. H., Lee, S. Y., et al. Dielectrophoretic alignment of gallium nitride nanowires (GaN NWs) for use in device applications. Nanotech. 17 (14), 3394-3399 (2006).
  19. Boote, J., Evans, S. Dielectrophoretic manipulation and electrical characterization of gold nanowires. Nanotech. 16 (9), 1500-1505 (2005).
  20. Gierhart, B. C., Howitt, D. G., Chen, S. J., Smith, R. L., Collins, S. D. Frequency Dependence of Gold Nanoparticle Superassembly by Dielectrophoresis. Langmuir. 23 (19), 12450-12456 (2007).
  21. Klaine, S. J., Alvarez, P. J. J., et al. Nanomaterials in the environment: behavior, fate, bioavailability, and effects. Environ. tox. and chem. / SETAC. 27 (9), 1825-1851 (2008).
  22. van Tilburg, J. W. W., Algra, R. E., Immink, W. G. G., Verheijen, M., Bakkers, E. P. A. M., Kouwenhoven, L. P. Surface passivated InAs/InP core/shell nanowires. Semicond. Sci. and Tech. 25 (2), 24011 (2010).
  23. Krupke, R. Separation of Metallic from Semiconducting Single-Walled Carbon Nanotubes. Sci. 301 (5631), 344-347 (2003).

Play Video

Diesen Artikel zitieren
Snashall, K., Constantinou, M., Shkunov, M. Flow-assisted Dielectrophoresis: A Low Cost Method for the Fabrication of High Performance Solution-processable Nanowire Devices. J. Vis. Exp. (130), e56408, doi:10.3791/56408 (2017).

View Video