アトミックトレーサブルナノ構造作製

ナノテクノロジーのように、特にリソグラフィや電子機器の分野で、利益の重要性を形成している構造を理解し、アリーナの多種多様でより重要になります。具体的には10nm以下のスケールで、ナノスケールでの計測の重要性を強調するために、それだけ1nmの特徴サイズの変動が分数変化の少なくとも10％を示すことが指摘されるべきです。この変動は、デバイス性能及び材料文字の重要な意味を持つことができる^{1,2 – 4}の合成方法を用いて、例えば、量子ドットまたは他の複雑な分子として非常に正確に形成された個々の特徴は^、2,5,6-、作製が、一般的に同じ精度を欠いていることができます機能の配置や向きで、サイズと配置制御を改善に向けての作業にもかかわらず。本稿では、機能の配置に近く、原子寸法精度と原子精度でナノ構造体を製造するための方法を示し、ならびに機能の配置の原子計測と。走査型トンネル顕微鏡（STM）水素誘起脱不動態化リソグラフィ（HDL）の原子精度を使用して、化学的に敏感なコントラストのアトミック正確なパターンが表面に形成されています。選択的な原子層堆積（ALD）は、図1に模式的に示すように、最終的に、バルク材料にパターンを転写する。標準で高精度なHDLプロセスを組み合わせる反応性イオンエッチング（RIE）を用いて、パターン形成された領域に硬質酸化物材料を適用しますALDとRIEは任意の形状と位置で表面にナノ構造を生成するために柔軟な方法で結果を処理します。

1.一次ナノ加工工程を図。一例として、200ナノメートル×200 nmの四角が表示され、各丸矢印は、大気曝露およびtのステップを示していますサイト間のransport。 UHVの試料調製後、試料をSTM計測（左上）、続いてUHV HDLを用いてパターニングされます。 ALDは、次いでAFM計測（右）、続いて行われます。 RIEは、SEMの計測に続いたSi（100）、にパターンを転写する（左下）。 この図の拡大版を表示するには、こちらをクリックしてください。

今日までの最も正確なリソグラフィは、通常、走査プローブ技術、原子分解能のパターニングおよび官能化は、多くの用途のために実証されている具体的にSTMをベースパターニングすることを含む^。7までは、原子操作は、ビルディングブロックとしての個々の原子を使用して^、8を究極の精度を有するナノ構造体を作成しました^、9,10しかし、ナノ構造は、極低温条件を必要とし、したがって、長期的な堅牢性を欠いていました。表面から水素原子を除去することによりRT原子操作は、specifical示されていますLY ^{HDL。11,12,13} HDLは、表面コントラストの空間位置に基づいて、電子および他のデバイスの新しいクラスを可能にすることを約束します。さらに処 ​​理することなく、HDLを使用して、さまざまなデバイスのアーキテクチャは、ボンドワイヤまたは論理デバイスをダングリングを含むことが可能である^。14,15,16さ ​​らに電気コントラストを提供する、実質的に、不動態化H層が除去された表面上に化学的コントラストを導入することができるHDLさらなる化学修飾のためのテンプレートを作成します。この化学修飾は、金属^、17絶縁体^、18、さらには半導体の堆積のための選択性を示し、シリコンおよび他の表面上で実証されている^。16,19のこれらの例のそれぞれは、真の産生するために使用されなければならない2つの次元構造なので、他の処理手順を生成する3 HDLが約束アトミック解決制御と次元構造。以前は、これを繰り返しパターニング^、19,20,21アニーリング^、22を必要としていました</suこのようなチップベースの電子ビーム誘起蒸着等のあまりのp>または解決のプロセス^。23

電子ビームリソグラフィと同様に、HDLは、レジストを露光するために電子の局所的なフラックスを使用します。いくつかの類似点は、可変スポットサイズとパターニング効率でマルチモードリソグラフィーを行うための能力として存在する^。24が、HDLの真の力は、電子ビームリソグラフィとは異なる方法から生じます。まず、HDLのレジストそのレジストの露光がデジタル処理となるので、原子状水素の単分子層です。原子があるか、または存在しないのいずれかでレジスト^25を H原子の配置（100）HDLプロセスがアトミック正確処理することができる格子下地のSiに対応するので、それは本稿でHDLがナノメートル精度などを有していることに留意すべきです原子完璧をするものではなく、したがって、この場合にはデジタルではありません。 HDL中の電子源は、表面にローカルであるため、STM動作の様々なモードは、両方の促進しますスループットの最適化だけでなく、エラーチェック。 〜4.5 V以下にチップ – 試料バイアスにおいて、リソグラフィーは、原子的精密モード（APモード）と呼ばれる、原子精度で単一原子レベルで行うことができます。これとは対照的に、〜7 V以上のバイアスで、電子が電界放出モード（FEモード）として、ここで知られている広い線幅と高脱不動態化効率を有するサンプルに先端から直接放出されます。全体的なスループットが可能に1ミクロン² /分までパターニングして電子ビームリソグラフィに小さな相対残るもののHDLスループットは、その後、これらの2つのモードの注意深い組合せにより最適化することができます。サンプルは〜-2.25 Vに保持されるように、バイアスは、このように、誤り訂正のために、原子スケールの計測の両方の表面の原子構造の検査を可能にする非常に低い脱不動態化効率の先端までのサンプルからの電子トンネルは、反転された場合。

図1に示されるこのナノ構造体の製造工程</stron上述したようにG>は、UHV-HDLのステップで始まります。 HDLの後、試料はパターン化領域は、薄い（ すなわち、約1単分子層）のSiO ₂層を形成し、水と飽和となっている時に、大気に排出される。搬送後²⁶は、試料は堆積のためのALDチャンバ内に挿入されAFM及びXPSにより測定されるように、ここで堆積厚周り2-3ナノメートルとチタニア（TiO ₂の^）、27チタニア反応は表面の水の飽和度に依存するので、この方法は、水で表面を飽和大気暴露にもかかわらず可能です。次に、AFM及びSEMによって決定されるエッチング深さと、試料は、Siの20nmのが除去されるように、RIEを用いてエッチングされたバルクにALDのマスクパターンを転写します。計測手順を容易にするために、シリコン（100）ウェハは、長作動距離光学顕微鏡、AFMの平面光学イメージングによってUHVの調製後見えるように設計されている行のグリッドにパターン化され、そして低倍率平面SEM画像。ナノスケール構造を識別しやすいように、1ミクロン²蛇行パターン（SERPS）はSERPSの相対固定位置に配置最も孤立したナノパターンを有する試料上にパターン化されます。

HDL、選択ALD、及びRIEのこの組合せは、ナノ構造の製造のための重要なプロセスであることができ、それは、プロセスの自然な副産物として、原子スケールの計測を含みます。以下では、HDL、選択的ALD、およびRIEを用いたSi（100）内のサブ10 nmのナノ構造体を製造するために必要な手順の詳細な説明が含まれています。それは1つが、これらのプロセスの各々において熟練していると仮定されるが、情報は、様々なプロセスを統合する方法に関連含まれます。特に重要なのは、同じ困難を防止するために、著者らが経験したもの予期せぬ困難を与え、特に輸送し、計測に関連します。